Home
last modified time | relevance | path

Searched refs:pcie_read (Results 1 – 4 of 4) sorted by relevance

/linux-6.12.1/drivers/pci/controller/
Dpcie-xilinx-cpm.c119 static u32 pcie_read(struct xilinx_cpm_pcie *port, u32 reg) in pcie_read() function
132 return (pcie_read(port, XILINX_CPM_PCIE_REG_PSCR) & in cpm_pcie_link_up()
138 unsigned long val = pcie_read(port, XILINX_CPM_PCIE_REG_RPEFR); in cpm_pcie_clear_err_interrupts()
157 val = pcie_read(port, XILINX_CPM_PCIE_REG_IDRN_MASK); in xilinx_cpm_mask_leg_irq()
171 val = pcie_read(port, XILINX_CPM_PCIE_REG_IDRN_MASK); in xilinx_cpm_unmask_leg_irq()
216 pcie_read(port, XILINX_CPM_PCIE_REG_IDRN)); in xilinx_cpm_pcie_intx_flow()
230 val = pcie_read(port, XILINX_CPM_PCIE_REG_IMR); in xilinx_cpm_mask_event_irq()
242 val = pcie_read(port, XILINX_CPM_PCIE_REG_IMR); in xilinx_cpm_unmask_event_irq()
276 val = pcie_read(port, XILINX_CPM_PCIE_REG_IDR); in xilinx_cpm_pcie_event_flow()
277 val &= pcie_read(port, XILINX_CPM_PCIE_REG_IMR); in xilinx_cpm_pcie_event_flow()
[all …]
Dpcie-xilinx.c113 static inline u32 pcie_read(struct xilinx_pcie *pcie, u32 reg) in pcie_read() function
125 return (pcie_read(pcie, XILINX_PCIE_REG_PSCR) & in xilinx_pcie_link_up()
136 unsigned long val = pcie_read(pcie, XILINX_PCIE_REG_RPEFR); in xilinx_pcie_clear_err_interrupts()
345 val = pcie_read(pcie, XILINX_PCIE_REG_IDR); in xilinx_pcie_intr_handler()
346 mask = pcie_read(pcie, XILINX_PCIE_REG_IMR); in xilinx_pcie_intr_handler()
385 val = pcie_read(pcie, XILINX_PCIE_REG_RPIFR1); in xilinx_pcie_intr_handler()
395 val = pcie_read(pcie, XILINX_PCIE_REG_RPIFR2) & in xilinx_pcie_intr_handler()
506 pcie_write(pcie, pcie_read(pcie, XILINX_PCIE_REG_IDR) & in xilinx_pcie_init_port()
514 pcie_write(pcie, pcie_read(pcie, XILINX_PCIE_REG_RPSC) | in xilinx_pcie_init_port()
Dpcie-xilinx-dma-pl.c133 static inline u32 pcie_read(struct pl_dma_pcie *port, u32 reg) in pcie_read() function
151 return (pcie_read(port, XILINX_PCIE_DMA_REG_PSCR) & in xilinx_pl_dma_pcie_link_up()
157 unsigned long val = pcie_read(port, XILINX_PCIE_DMA_REG_RPEFR); in xilinx_pl_dma_pcie_clear_err_interrupts()
231 val = pcie_read(port, XILINX_PCIE_DMA_REG_IDRN_MASK); in xilinx_mask_intx_irq()
244 val = pcie_read(port, XILINX_PCIE_DMA_REG_IDRN_MASK); in xilinx_unmask_intx_irq()
279 while ((status = pcie_read(port, XILINX_PCIE_DMA_REG_MSI_HI)) != 0) { in xilinx_pl_dma_pcie_msi_handler_high()
301 while ((status = pcie_read(port, XILINX_PCIE_DMA_REG_MSI_LOW)) != 0) { in xilinx_pl_dma_pcie_msi_handler_low()
319 val = pcie_read(port, XILINX_PCIE_DMA_REG_IDR); in xilinx_pl_dma_pcie_event_flow()
320 val &= pcie_read(port, XILINX_PCIE_DMA_REG_IMR); in xilinx_pl_dma_pcie_event_flow()
516 pcie_read(port, XILINX_PCIE_DMA_REG_IDRN)); in xilinx_pl_dma_pcie_intx_flow()
[all …]
Dpcie-mt7621.c105 static inline u32 pcie_read(struct mt7621_pcie *pcie, u32 reg) in pcie_read() function
149 return pcie_read(pcie, RALINK_PCI_CONFIG_DATA); in read_config()
407 val = pcie_read(pcie, RALINK_PCI_PCIMSK_ADDR); in mt7621_pcie_enable_port()