Home
last modified time | relevance | path

Searched refs:pcie_lane (Results 1 – 19 of 19) sorted by relevance

/linux-6.12.1/drivers/gpu/drm/amd/pm/swsmu/smu13/
Daldebaran_ppt.h55 uint8_t pcie_lane[ALDEBARAN_MAX_PCIE_CONF]; member
Dsmu_v13_0_7_ppt.c699 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v13_0_7_set_default_dpm_table()
1310 (pcie_table->pcie_lane[i] == 1) ? "x1" : in smu_v13_0_7_print_clk_levels()
1311 (pcie_table->pcie_lane[i] == 2) ? "x2" : in smu_v13_0_7_print_clk_levels()
1312 (pcie_table->pcie_lane[i] == 3) ? "x4" : in smu_v13_0_7_print_clk_levels()
1313 (pcie_table->pcie_lane[i] == 4) ? "x8" : in smu_v13_0_7_print_clk_levels()
1314 (pcie_table->pcie_lane[i] == 5) ? "x12" : in smu_v13_0_7_print_clk_levels()
1315 (pcie_table->pcie_lane[i] == 6) ? "x16" : "", in smu_v13_0_7_print_clk_levels()
1318 (lane_width == DECODE_LANE_WIDTH(pcie_table->pcie_lane[i])) ? in smu_v13_0_7_print_clk_levels()
Dsmu_v13_0_0_ppt.c701 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v13_0_0_set_default_dpm_table()
1321 (pcie_table->pcie_lane[i] == 1) ? "x1" : in smu_v13_0_0_print_clk_levels()
1322 (pcie_table->pcie_lane[i] == 2) ? "x2" : in smu_v13_0_0_print_clk_levels()
1323 (pcie_table->pcie_lane[i] == 3) ? "x4" : in smu_v13_0_0_print_clk_levels()
1324 (pcie_table->pcie_lane[i] == 4) ? "x8" : in smu_v13_0_0_print_clk_levels()
1325 (pcie_table->pcie_lane[i] == 5) ? "x12" : in smu_v13_0_0_print_clk_levels()
1326 (pcie_table->pcie_lane[i] == 6) ? "x16" : "", in smu_v13_0_0_print_clk_levels()
1329 (lane_width == DECODE_LANE_WIDTH(pcie_table->pcie_lane[i])) ? in smu_v13_0_0_print_clk_levels()
Dsmu_v13_0.c2494 if (pcie_table->pcie_lane[num_of_levels - 1] < pcie_width_cap) in smu_v13_0_update_pcie_parameters()
2495 pcie_width_cap = pcie_table->pcie_lane[num_of_levels - 1]; in smu_v13_0_update_pcie_parameters()
2500 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters()
2506 if (pcie_table->pcie_lane[i] > pcie_width_cap) in smu_v13_0_update_pcie_parameters()
2507 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters()
2514 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v13_0_update_pcie_parameters()
/linux-6.12.1/drivers/gpu/drm/amd/pm/swsmu/smu11/
Darcturus_ppt.h55 uint8_t pcie_lane[MAX_PCIE_CONF]; member
Dnavi10_ppt.c1348 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_emit_clk_levels()
1349 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_emit_clk_levels()
1350 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_emit_clk_levels()
1351 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in navi10_emit_clk_levels()
1352 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in navi10_emit_clk_levels()
1353 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 6) ? "x16" : "", in navi10_emit_clk_levels()
1356 (lane_width == dpm_context->dpm_tables.pcie_table.pcie_lane[i]) ? in navi10_emit_clk_levels()
1550 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_print_clk_levels()
1551 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_print_clk_levels()
1552 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_print_clk_levels()
[all …]
Dsienna_cichlid_ppt.c1359 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in sienna_cichlid_print_clk_levels()
1360 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in sienna_cichlid_print_clk_levels()
1361 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in sienna_cichlid_print_clk_levels()
1362 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in sienna_cichlid_print_clk_levels()
1363 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in sienna_cichlid_print_clk_levels()
1364 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 6) ? "x16" : "", in sienna_cichlid_print_clk_levels()
1367 (lane_width == dpm_context->dpm_tables.pcie_table.pcie_lane[i]) ? in sienna_cichlid_print_clk_levels()
2130 pcie_table->pcie_lane[0] = max_lane_width; in sienna_cichlid_update_pcie_parameters()
2133 pcie_table->pcie_lane[0] = min_lane_width; in sienna_cichlid_update_pcie_parameters()
2136 pcie_table->pcie_lane[1] = max_lane_width; in sienna_cichlid_update_pcie_parameters()
[all …]
/linux-6.12.1/drivers/gpu/drm/amd/pm/swsmu/smu14/
Dsmu_v14_0_2_ppt.c632 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v14_0_2_set_default_dpm_table()
1190 (pcie_table->pcie_lane[i] == 1) ? "x1" : in smu_v14_0_2_print_clk_levels()
1191 (pcie_table->pcie_lane[i] == 2) ? "x2" : in smu_v14_0_2_print_clk_levels()
1192 (pcie_table->pcie_lane[i] == 3) ? "x4" : in smu_v14_0_2_print_clk_levels()
1193 (pcie_table->pcie_lane[i] == 4) ? "x8" : in smu_v14_0_2_print_clk_levels()
1194 (pcie_table->pcie_lane[i] == 5) ? "x12" : in smu_v14_0_2_print_clk_levels()
1195 (pcie_table->pcie_lane[i] == 6) ? "x16" : "", in smu_v14_0_2_print_clk_levels()
1198 (lane_width == DECODE_LANE_WIDTH(pcie_table->pcie_lane[i])) ? in smu_v14_0_2_print_clk_levels()
1484 if (pcie_table->pcie_lane[i] > pcie_width_cap) in smu_v14_0_2_update_pcie_parameters()
1485 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v14_0_2_update_pcie_parameters()
[all …]
/linux-6.12.1/drivers/gpu/drm/amd/pm/powerplay/hwmgr/
Dsmu7_hwmgr.c3480 smu7_ps->performance_levels[i].pcie_lane = data->pcie_gen_performance.max; in smu7_apply_state_adjust_rules()
3571 ps->performance_levels[0].pcie_lane = data->vbios_boot_state.pcie_lane_bootup_value; in smu7_dpm_patch_boot_state()
3666 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()
3683 performance_level->pcie_lane = get_pcie_lane_support(data->pcie_lane_cap, in smu7_get_pp_table_entry_callback_func_v1()
3750 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()
3752 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()
3754 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()
3756 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()
3774 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()
3776 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()
[all …]
Dsmu7_hwmgr.h58 uint16_t pcie_lane; member
Dvega12_hwmgr.h120 uint8_t pcie_lane[MAX_PCIE_CONF]; member
Dvega10_hwmgr.h142 uint8_t pcie_lane[MAX_PCIE_CONF]; member
Dvega20_hwmgr.h173 uint8_t pcie_lane[MAX_PCIE_CONF]; member
Dvega10_hwmgr.c1281 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()
1284 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()
1577 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[i]; in vega10_populate_smc_link_levels()
1590 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[j]; in vega10_populate_smc_link_levels()
/linux-6.12.1/drivers/gpu/drm/amd/pm/swsmu/inc/
Dsmu_v14_0.h85 uint8_t pcie_lane[MAX_PCIE_CONF]; member
Dsmu_v11_0.h98 uint8_t pcie_lane[MAX_PCIE_CONF]; member
Dsmu_v13_0.h86 uint8_t pcie_lane[MAX_PCIE_CONF]; member
/linux-6.12.1/drivers/gpu/drm/radeon/
Dci_dpm.h43 u16 pcie_lane; member
Dci_dpm.c3732 state->performance_levels[0].pcie_lane, in ci_trim_dpm_states()
3734 state->performance_levels[high_limit_count].pcie_lane); in ci_trim_dpm_states()
5449 pl->pcie_lane = r600_get_pcie_lane_support(rdev, in ci_parse_pplib_clock_info()
5468 pl->pcie_lane = pi->vbios_boot_state.pcie_lane_bootup_value; in ci_parse_pplib_clock_info()
5478 if (pi->pcie_lane_powersaving.max < pl->pcie_lane) in ci_parse_pplib_clock_info()
5479 pi->pcie_lane_powersaving.max = pl->pcie_lane; in ci_parse_pplib_clock_info()
5480 if (pi->pcie_lane_powersaving.min > pl->pcie_lane) in ci_parse_pplib_clock_info()
5481 pi->pcie_lane_powersaving.min = pl->pcie_lane; in ci_parse_pplib_clock_info()
5489 if (pi->pcie_lane_performance.max < pl->pcie_lane) in ci_parse_pplib_clock_info()
5490 pi->pcie_lane_performance.max = pl->pcie_lane; in ci_parse_pplib_clock_info()
[all …]