Home
last modified time | relevance | path

Searched refs:TMU2 (Results 1 – 16 of 16) sorted by relevance

/linux-6.12.1/arch/sh/kernel/cpu/sh3/
Dsetup-sh7705.c29 TMU0, TMU1, TMU2, enumerator
48 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
56 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh770x.c31 TMU0, TMU1, TMU2, enumerator
37 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
68 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7710.c27 TMU0, TMU1, TMU2, enumerator
50 INTC_VECT(TMU2, 0x440),
58 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7720.c223 TMU0, TMU1, TMU2, RTC, enumerator
239 INTC_VECT(TMU2, 0x440), INTC_VECT(RTC, 0x480),
267 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/linux-6.12.1/arch/sh/kernel/cpu/sh4/
Dsetup-sh7750.c185 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator
194 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
206 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7760.c36 TMU0, TMU1, TMU2, enumerator
73 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
104 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
/linux-6.12.1/arch/sh/kernel/cpu/sh4a/
Dsetup-sh7366.c266 TMU0, TMU1, TMU2, enumerator
301 INTC_VECT(TMU2, 0x440),
325 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
346 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7343.c324 TMU0, TMU1, TMU2, enumerator
363 INTC_VECT(TMU2, 0x440),
388 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
409 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7780.c304 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
319 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
351 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
365 TMU2, TMU2_TICPI } },
Dsetup-shx3.c170 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator
198 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU3, 0x460),
269 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, },
292 TMU3, TMU2, TMU1, TMU0 } },
Dsetup-sh7763.c240 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
257 INTC_VECT(TMU1, 0x5a0), INTC_VECT(TMU2, 0x5c0),
297 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
316 TMU2, TMU2_TICPI } },
Dsetup-sh7770.c336 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
360 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2_TICPI, 0x460),
407 INTC_GROUP(TMU, TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5,
444 { TMU1, TMU2, TMU2_TICPI, TMU3 } },
Dsetup-sh7785.c377 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
395 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
434 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
463 TMU2, TMU2_TICPI } },
Dsetup-sh7722.c540 TMU0, TMU1, TMU2, enumerator
576 INTC_VECT(TMU2, 0x440), INTC_VECT(IRDA, 0x480),
602 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
623 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
Dsetup-sh7786.c469 TMU2, TMU3, enumerator
509 INTC_VECT(TMU2, 0x7a0), INTC_VECT(TMU3, 0x7c0),
582 TMU2, TMU3, 0, }, INTC_SMP_BALANCING(INT2DISTCR1) },
619 { 0xfe410820, 0, 32, 8, /* INT2PRI8 */ { SCIF1, TMU2, TMU3, 0 } },
Dsetup-sh7757.c796 TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5, enumerator
851 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
949 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
1064 { INT2PRI0, 0, 32, 8, { TMU0, TMU1, TMU2, TMU2_TICPI } },