Searched refs:SMU__NUM_PCIE_DPM_LEVELS (Results 1 – 11 of 11) sorted by relevance
29 #define SMU__NUM_PCIE_DPM_LEVELS 8 macro
44 #define SMU7_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS // PCIe speed and number of lanes.
29 #define SMU__NUM_PCIE_DPM_LEVELS 0 /* ??? */ macro
32 #define SMU__NUM_PCIE_DPM_LEVELS 8 macro
30 #define SMU__NUM_PCIE_DPM_LEVELS 8 macro64 #define SMU71_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS
93 #define SMU__NUM_PCIE_DPM_LEVELS 8 macro108 #define SMU73_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS // PCIe speed and number of lane…
34 #define SMU__NUM_PCIE_DPM_LEVELS 8 macro112 #define SMU72_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS /* PCIe speed and number of lane…
43 #define SMU__NUM_PCIE_DPM_LEVELS 8 macro58 #define SMU75_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS
35 #define SMU__NUM_PCIE_DPM_LEVELS 8 macro137 #define SMU74_MAX_LEVELS_LINK SMU__NUM_PCIE_DPM_LEVELS /* PCIe speed and number of lane…