Home
last modified time | relevance | path

Searched refs:DTBCLK_P_CNTL (Results 1 – 11 of 11) sorted by relevance

/linux-6.12.1/drivers/gpu/drm/amd/display/dc/dccg/dcn32/
Ddcn32_dccg.h105 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P0_SRC_SEL, mask_sh),\
106 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P0_EN, mask_sh),\
107 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P1_SRC_SEL, mask_sh),\
108 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P1_EN, mask_sh),\
109 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P2_SRC_SEL, mask_sh),\
110 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P2_EN, mask_sh),\
111 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P3_SRC_SEL, mask_sh),\
112 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P3_EN, mask_sh),\
Ddcn32_dccg.c162 REG_UPDATE(DTBCLK_P_CNTL, in dccg32_set_dtbclk_p_src()
165 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg32_set_dtbclk_p_src()
171 REG_UPDATE(DTBCLK_P_CNTL, in dccg32_set_dtbclk_p_src()
174 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg32_set_dtbclk_p_src()
180 REG_UPDATE(DTBCLK_P_CNTL, in dccg32_set_dtbclk_p_src()
183 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg32_set_dtbclk_p_src()
189 REG_UPDATE(DTBCLK_P_CNTL, in dccg32_set_dtbclk_p_src()
192 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg32_set_dtbclk_p_src()
/linux-6.12.1/drivers/gpu/drm/amd/display/dc/dccg/dcn314/
Ddcn314_dccg.h77 SR(DTBCLK_P_CNTL),\
136 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P0_SRC_SEL, mask_sh),\
137 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P0_EN, mask_sh),\
138 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P1_SRC_SEL, mask_sh),\
139 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P1_EN, mask_sh),\
140 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P2_SRC_SEL, mask_sh),\
141 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P2_EN, mask_sh),\
142 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P3_SRC_SEL, mask_sh),\
143 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P3_EN, mask_sh),\
Ddcn314_dccg.c163 REG_UPDATE(DTBCLK_P_CNTL, in dccg314_set_dtbclk_p_src()
166 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg314_set_dtbclk_p_src()
172 REG_UPDATE(DTBCLK_P_CNTL, in dccg314_set_dtbclk_p_src()
175 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg314_set_dtbclk_p_src()
181 REG_UPDATE(DTBCLK_P_CNTL, in dccg314_set_dtbclk_p_src()
184 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg314_set_dtbclk_p_src()
190 REG_UPDATE(DTBCLK_P_CNTL, in dccg314_set_dtbclk_p_src()
193 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg314_set_dtbclk_p_src()
/linux-6.12.1/drivers/gpu/drm/amd/display/dc/dccg/dcn401/
Ddcn401_dccg.h93 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P0_SRC_SEL, mask_sh),\
94 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P0_EN, mask_sh),\
95 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P1_SRC_SEL, mask_sh),\
96 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P1_EN, mask_sh),\
97 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P2_SRC_SEL, mask_sh),\
98 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P2_EN, mask_sh),\
99 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P3_SRC_SEL, mask_sh),\
100 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P3_EN, mask_sh),\
Ddcn401_dccg.c226 REG_UPDATE(DTBCLK_P_CNTL, in dccg401_set_dtbclk_p_src()
229 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg401_set_dtbclk_p_src()
235 REG_UPDATE(DTBCLK_P_CNTL, in dccg401_set_dtbclk_p_src()
238 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg401_set_dtbclk_p_src()
244 REG_UPDATE(DTBCLK_P_CNTL, in dccg401_set_dtbclk_p_src()
247 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg401_set_dtbclk_p_src()
253 REG_UPDATE(DTBCLK_P_CNTL, in dccg401_set_dtbclk_p_src()
256 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg401_set_dtbclk_p_src()
/linux-6.12.1/drivers/gpu/drm/amd/display/dc/dccg/dcn35/
Ddcn35_dccg.h131 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P0_SRC_SEL, mask_sh),\
132 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P0_EN, mask_sh),\
133 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P1_SRC_SEL, mask_sh),\
134 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P1_EN, mask_sh),\
135 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P2_SRC_SEL, mask_sh),\
136 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P2_EN, mask_sh),\
137 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P3_SRC_SEL, mask_sh),\
138 DCCG_SF(DTBCLK_P_CNTL, DTBCLK_P3_EN, mask_sh),\
Ddcn35_dccg.c628 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src_new()
633 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src_new()
638 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src_new()
643 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src_new()
1308 REG_UPDATE(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src()
1311 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src()
1317 REG_UPDATE(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src()
1320 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src()
1326 REG_UPDATE(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src()
1329 REG_UPDATE_2(DTBCLK_P_CNTL, in dccg35_set_dtbclk_p_src()
[all …]
/linux-6.12.1/drivers/gpu/drm/amd/display/dc/dccg/dcn20/
Ddcn20_dccg.h417 uint32_t DTBCLK_P_CNTL; member
/linux-6.12.1/drivers/gpu/drm/amd/display/dc/resource/dcn401/
Ddcn401_resource.h626 SR(OTG_PIXEL_RATE_DIV), SR(DTBCLK_P_CNTL), \
/linux-6.12.1/drivers/gpu/drm/amd/display/dc/resource/dcn32/
Ddcn32_resource.h1245 SR(OTG_PIXEL_RATE_DIV), SR(DTBCLK_P_CNTL), \