soc/mediatek/infracfg.h

1 /* SPDX-License-Identifier: GPL-2.0 */
8 #define MT8365_INFRA_TOPAXI_PROTECTEN_MM_M0				BIT(1)
9 #define MT8365_INFRA_TOPAXI_PROTECTEN_MDMCU_M1				BIT(2)
10 #define MT8365_INFRA_TOPAXI_PROTECTEN_MMAPB_S				BIT(6)
11 #define MT8365_INFRA_TOPAXI_PROTECTEN_MM2INFRA_AXI_GALS_SLV_0		BIT(10)
12 #define MT8365_INFRA_TOPAXI_PROTECTEN_MM2INFRA_AXI_GALS_SLV_1		BIT(11)
13 #define MT8365_INFRA_TOPAXI_PROTECTEN_AP2CONN_AHB			BIT(13)
14 #define MT8365_INFRA_TOPAXI_PROTECTEN_CONN2INFRA_AHB			BIT(14)
15 #define MT8365_INFRA_TOPAXI_PROTECTEN_MFG_M0				BIT(21)
16 #define MT8365_INFRA_TOPAXI_PROTECTEN_INFRA2MFG			BIT(22)
20 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_APU2AP				BIT(2)
21 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_MM2INFRA_AXI_GALS_MST_0	BIT(16)
22 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_MM2INFRA_AXI_GALS_MST_1	BIT(17)
23 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_CONN2INFRA_AXI_GALS_MST	BIT(18)
24 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_CAM2MM_AXI_GALS_MST		BIT(19)
25 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_APU_CBIP_GALS_MST		BIT(20)
26 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_INFRA2CONN_AHB_GALS_SLV	BIT(21)
27 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_PWRDNREQ_INFRA_GALS_ADB	BIT(24)
28 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_PWRDNREQ_MP1_L2C_AFIFO		BIT(27)
29 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_AUDIO_BUS_AUDIO_M		BIT(28)
30 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_AUDIO_BUS_DSP_M		BIT(30)
31 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_AUDIO_BUS_DSP_S		BIT(31)
34 #define MT8365_INFRA_NAO_TOPAXI_SI0_CTRL_UPDATED			BIT(24)
36 #define MT8365_INFRA_NAO_TOPAXI_SI2_CTRL_UPDATED			BIT(14)
38 #define MT8365_INFRA_TOPAXI_SI0_WAY_EN_MMAPB_S				BIT(6)
40 #define MT8365_INFRA_TOPAXI_SI2_WAY_EN_PERI_M1				BIT(5)
74 #define MT8195_TOP_AXI_PROT_EN_VDOSYS0			BIT(6)
75 #define MT8195_TOP_AXI_PROT_EN_VPPSYS0			BIT(10)
76 #define MT8195_TOP_AXI_PROT_EN_MFG1			BIT(11)
78 #define MT8195_TOP_AXI_PROT_EN_VPPSYS0_2ND		BIT(23)
80 #define MT8195_TOP_AXI_PROT_EN_1_CAM			BIT(22)
81 #define MT8195_TOP_AXI_PROT_EN_2_CAM			BIT(0)
83 #define MT8195_TOP_AXI_PROT_EN_2_MFG1			BIT(7)
84 #define MT8195_TOP_AXI_PROT_EN_2_AUDIO			(BIT(9) | BIT(11))
85 #define MT8195_TOP_AXI_PROT_EN_2_ADSP			(BIT(12) | GENMASK(16, 14))
86 #define MT8195_TOP_AXI_PROT_EN_MM_CAM			(BIT(0) | BIT(2) | BIT(4))
87 #define MT8195_TOP_AXI_PROT_EN_MM_IPE			BIT(1)
88 #define MT8195_TOP_AXI_PROT_EN_MM_IMG			BIT(3)
91 #define MT8195_TOP_AXI_PROT_EN_MM_VENC			(BIT(9) | BIT(11))
92 #define MT8195_TOP_AXI_PROT_EN_MM_VENC_CORE1		(BIT(10) | BIT(12))
93 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC0			BIT(13)
94 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC1			BIT(14)
95 #define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS1_2ND		BIT(22)
96 #define MT8195_TOP_AXI_PROT_EN_MM_VPPSYS1_2ND		BIT(23)
97 #define MT8195_TOP_AXI_PROT_EN_MM_CAM_2ND		BIT(24)
98 #define MT8195_TOP_AXI_PROT_EN_MM_IMG_2ND		BIT(25)
99 #define MT8195_TOP_AXI_PROT_EN_MM_VENC_2ND		BIT(26)
100 #define MT8195_TOP_AXI_PROT_EN_MM_WPESYS		BIT(27)
101 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC0_2ND		BIT(28)
102 #define MT8195_TOP_AXI_PROT_EN_MM_VDEC1_2ND		BIT(29)
104 #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS0_2ND		(GENMASK(1, 0) | BIT(4) | BIT(11))
105 #define MT8195_TOP_AXI_PROT_EN_MM_2_VENC		BIT(2)
106 #define MT8195_TOP_AXI_PROT_EN_MM_2_VENC_CORE1		(BIT(3) | BIT(15))
107 #define MT8195_TOP_AXI_PROT_EN_MM_2_CAM			(BIT(5) | BIT(17))
108 #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS1		(GENMASK(7, 6) | BIT(18))
110 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDOSYS1		BIT(10)
111 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2_2ND		BIT(12)
112 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0_2ND		BIT(13)
113 #define MT8195_TOP_AXI_PROT_EN_MM_2_WPESYS_2ND		BIT(14)
114 #define MT8195_TOP_AXI_PROT_EN_MM_2_IPE			BIT(16)
115 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2		BIT(21)
116 #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0		BIT(22)
118 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_EPD_TX		BIT(1)
119 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_DP_TX		BIT(2)
120 #define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P0		(BIT(11) | BIT(28))
121 #define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P1		(BIT(12) | BIT(29))
122 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P0	BIT(13)
123 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P1	BIT(14)
124 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1	(BIT(17) | BIT(19))
125 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0	BIT(20)
126 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0	BIT(21)
147 #define MT8192_TOP_AXI_PROT_EN_DISP			(BIT(6) | BIT(23))
148 #define MT8192_TOP_AXI_PROT_EN_CONN			(BIT(13) | BIT(18))
149 #define MT8192_TOP_AXI_PROT_EN_CONN_2ND			BIT(14)
151 #define MT8192_TOP_AXI_PROT_EN_1_CONN			BIT(10)
152 #define MT8192_TOP_AXI_PROT_EN_1_MFG1			BIT(21)
153 #define MT8192_TOP_AXI_PROT_EN_1_CAM			BIT(22)
154 #define MT8192_TOP_AXI_PROT_EN_2_CAM			BIT(0)
155 #define MT8192_TOP_AXI_PROT_EN_2_ADSP			BIT(3)
156 #define MT8192_TOP_AXI_PROT_EN_2_AUDIO			BIT(4)
158 #define MT8192_TOP_AXI_PROT_EN_2_MFG1_2ND		BIT(7)
159 #define MT8192_TOP_AXI_PROT_EN_MM_CAM			(BIT(0) | BIT(2))
160 #define MT8192_TOP_AXI_PROT_EN_MM_DISP			(BIT(0) | BIT(2) | \
161 							BIT(10) | BIT(12) | \
162 							BIT(14) | BIT(16) | \
163 							BIT(24) | BIT(26))
164 #define MT8192_TOP_AXI_PROT_EN_MM_CAM_2ND		(BIT(1) | BIT(3))
165 #define MT8192_TOP_AXI_PROT_EN_MM_DISP_2ND		(BIT(1) | BIT(3) | \
166 							BIT(15) | BIT(17) | \
167 							BIT(25) | BIT(27))
168 #define MT8192_TOP_AXI_PROT_EN_MM_ISP2			BIT(14)
169 #define MT8192_TOP_AXI_PROT_EN_MM_ISP2_2ND		BIT(15)
170 #define MT8192_TOP_AXI_PROT_EN_MM_IPE			BIT(16)
171 #define MT8192_TOP_AXI_PROT_EN_MM_IPE_2ND		BIT(17)
172 #define MT8192_TOP_AXI_PROT_EN_MM_VDEC			BIT(24)
173 #define MT8192_TOP_AXI_PROT_EN_MM_VDEC_2ND		BIT(25)
174 #define MT8192_TOP_AXI_PROT_EN_MM_VENC			BIT(26)
175 #define MT8192_TOP_AXI_PROT_EN_MM_VENC_2ND		BIT(27)
176 #define MT8192_TOP_AXI_PROT_EN_MM_2_ISP			BIT(8)
177 #define MT8192_TOP_AXI_PROT_EN_MM_2_DISP		(BIT(8) | BIT(12))
178 #define MT8192_TOP_AXI_PROT_EN_MM_2_ISP_2ND		BIT(9)
179 #define MT8192_TOP_AXI_PROT_EN_MM_2_DISP_2ND		(BIT(9) | BIT(13))
180 #define MT8192_TOP_AXI_PROT_EN_MM_2_MDP			BIT(12)
181 #define MT8192_TOP_AXI_PROT_EN_MM_2_MDP_2ND		BIT(13)
182 #define MT8192_TOP_AXI_PROT_EN_VDNR_CAM			BIT(21)
208 #define MT8188_TOP_AXI_PROT_EN_MFG1_STEP1			BIT(11)
209 #define MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP2			BIT(7)
210 #define MT8188_TOP_AXI_PROT_EN_1_MFG1_STEP3			BIT(19)
211 #define MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP4			BIT(5)
213 #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1_STEP6	BIT(17)
215 #define MT8188_TOP_AXI_PROT_EN_PEXTP_MAC_P0_STEP1		BIT(2)
216 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_PEXTP_MAC_P0_STEP2	(BIT(8) | BIT(18) | BIT(30))
217 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_ETHER_STEP1		BIT(24)
218 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_HDMI_TX_STEP1		BIT(20)
220 #define MT8188_TOP_AXI_PROT_EN_2_ADSP_AO_STEP2			(GENMASK(4, 3) | BIT(28))
221 #define MT8188_TOP_AXI_PROT_EN_2_ADSP_INFRA_STEP1		(GENMASK(16, 14) | BIT(23) | \
222 								BIT(27))
226 #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP1			BIT(20)
227 #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP2			BIT(12)
228 #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP1		BIT(24)
229 #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP2		BIT(13)
231 #define MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP1			BIT(10)
233 #define MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP3			BIT(23)
234 #define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS0_STEP4		(BIT(1) | BIT(4) | BIT(11))
235 #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0_STEP5	(BIT(20))
237 #define MT8188_TOP_AXI_PROT_EN_VDOSYS0_STEP2			BIT(6)
238 #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0_STEP3	BIT(21)
240 #define MT8188_TOP_AXI_PROT_EN_MM_VDOSYS1_STEP2			BIT(22)
241 #define MT8188_TOP_AXI_PROT_EN_MM_2_VDOSYS1_STEP3		BIT(10)
242 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_DP_TX_STEP1		BIT(23)
243 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_EDP_TX_STEP1		BIT(22)
246 #define MT8188_TOP_AXI_PROT_EN_MM_VPPSYS1_STEP2			BIT(23)
247 #define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS1_STEP3		BIT(18)
248 #define MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP1			BIT(23)
249 #define MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP2			BIT(21)
250 #define MT8188_TOP_AXI_PROT_EN_MM_VDEC0_STEP1			BIT(13)
251 #define MT8188_TOP_AXI_PROT_EN_MM_2_VDEC0_STEP2			BIT(13)
252 #define MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP1			BIT(14)
253 #define MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP2			BIT(29)
254 #define MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP1			(BIT(9) | BIT(11))
255 #define MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP2			BIT(26)
256 #define MT8188_TOP_AXI_PROT_EN_MM_2_VENC_STEP3			BIT(2)
257 #define MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP1		(BIT(1) | BIT(3))
258 #define MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP2		BIT(25)
259 #define MT8188_TOP_AXI_PROT_EN_MM_2_IMG_VCORE_STEP3		BIT(16)
262 #define MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP1		(BIT(2) | BIT(4))
263 #define MT8188_TOP_AXI_PROT_EN_2_CAM_VCORE_STEP2		BIT(0)
264 #define MT8188_TOP_AXI_PROT_EN_1_CAM_VCORE_STEP3		BIT(22)
265 #define MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP4		BIT(24)
266 #define MT8188_TOP_AXI_PROT_EN_MM_2_CAM_VCORE_STEP5		BIT(17)
268 #define MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP2			BIT(2)
270 #define MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP4			BIT(1)
278 #define MT8188_SMI_COMMON_SMI_CLAMP_IPE_TO_VPP1			BIT(0)
294 #define MT8188_SMI_LARB10_RESET					BIT(0)
295 #define MT8188_SMI_LARB11A_RESET				BIT(0)
296 #define MT8188_SMI_LARB11C_RESET				BIT(0)
297 #define MT8188_SMI_LARB12_RESET					BIT(8)
298 #define MT8188_SMI_LARB11B_RESET				BIT(0)
299 #define MT8188_SMI_LARB15_RESET					BIT(0)
300 #define MT8188_SMI_LARB16B_RESET				BIT(4)
301 #define MT8188_SMI_LARB17B_RESET				BIT(4)
302 #define MT8188_SMI_LARB16A_RESET				BIT(4)
303 #define MT8188_SMI_LARB17A_RESET				BIT(4)
321 #define MT8186_TOP_AXI_PROT_EN_MFG1_STEP3		(BIT(25))
322 #define MT8186_TOP_AXI_PROT_EN_1_MFG1_STEP4		(BIT(29))
325 #define MT8186_TOP_AXI_PROT_EN_DIS_STEP2		(GENMASK(2, 1) | GENMASK(11, 10))
327 #define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP1		(BIT(23))
328 #define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP2		(BIT(15))
330 #define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP1		(BIT(24))
331 #define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP2		(BIT(16))
336 #define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP1		(BIT(31))
337 #define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP2		(BIT(19))
339 #define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP1		(BIT(30))
340 #define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP2		(BIT(17))
342 #define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP1		(BIT(17))
343 #define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP2		(BIT(16))
345 #define MT8186_TOP_AXI_PROT_EN_1_CONN_ON_STEP1		(BIT(18))
346 #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP2		(BIT(14))
347 #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP3		(BIT(13))
348 #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP4		(BIT(16))
366 #define MT8183_TOP_AXI_PROT_EN_DISP			(BIT(10) | BIT(11))
367 #define MT8183_TOP_AXI_PROT_EN_CONN			(BIT(13) | BIT(14))
368 #define MT8183_TOP_AXI_PROT_EN_MFG			(BIT(21) | BIT(22))
369 #define MT8183_TOP_AXI_PROT_EN_CAM			BIT(28)
370 #define MT8183_TOP_AXI_PROT_EN_VPU_TOP			BIT(27)
371 #define MT8183_TOP_AXI_PROT_EN_1_DISP			(BIT(16) | BIT(17))
373 #define MT8183_TOP_AXI_PROT_EN_MM_ISP			(BIT(3) | BIT(8))
374 #define MT8183_TOP_AXI_PROT_EN_MM_ISP_2ND		BIT(10)
375 #define MT8183_TOP_AXI_PROT_EN_MM_CAM			(BIT(4) | BIT(5) | \
376 							 BIT(9) | BIT(13))
378 							 BIT(12))
379 #define MT8183_TOP_AXI_PROT_EN_MM_VPU_TOP_2ND		(BIT(10) | BIT(11))
380 #define MT8183_TOP_AXI_PROT_EN_MM_CAM_2ND		BIT(11)
381 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0_2ND	(BIT(0) | BIT(2) | \
382 							 BIT(4))
383 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1_2ND	(BIT(1) | BIT(3) | \
384 							 BIT(5))
385 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0		BIT(6)
386 #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1		BIT(7)
393 #define MT8183_SMI_COMMON_SMI_CLAMP_VENC		BIT(1)
394 #define MT8183_SMI_COMMON_SMI_CLAMP_ISP			BIT(2)
395 #define MT8183_SMI_COMMON_SMI_CLAMP_CAM			(BIT(3) | BIT(4))
396 #define MT8183_SMI_COMMON_SMI_CLAMP_VPU_TOP		(BIT(5) | BIT(6))
397 #define MT8183_SMI_COMMON_SMI_CLAMP_VDEC		BIT(7)
399 #define MT8173_TOP_AXI_PROT_EN_MCI_M2		BIT(0)
400 #define MT8173_TOP_AXI_PROT_EN_MM_M0		BIT(1)
401 #define MT8173_TOP_AXI_PROT_EN_MM_M1		BIT(2)
402 #define MT8173_TOP_AXI_PROT_EN_MMAPB_S		BIT(6)
403 #define MT8173_TOP_AXI_PROT_EN_L2C_M2		BIT(9)
404 #define MT8173_TOP_AXI_PROT_EN_L2SS_SMI		BIT(11)
405 #define MT8173_TOP_AXI_PROT_EN_L2SS_ADD		BIT(12)
406 #define MT8173_TOP_AXI_PROT_EN_CCI_M2		BIT(13)
407 #define MT8173_TOP_AXI_PROT_EN_MFG_S		BIT(14)
408 #define MT8173_TOP_AXI_PROT_EN_PERI_M0		BIT(15)
409 #define MT8173_TOP_AXI_PROT_EN_PERI_M1		BIT(16)
410 #define MT8173_TOP_AXI_PROT_EN_DEBUGSYS		BIT(17)
411 #define MT8173_TOP_AXI_PROT_EN_CQ_DMA		BIT(18)
412 #define MT8173_TOP_AXI_PROT_EN_GCPU		BIT(19)
413 #define MT8173_TOP_AXI_PROT_EN_IOMMU		BIT(20)
414 #define MT8173_TOP_AXI_PROT_EN_MFG_M0		BIT(21)
415 #define MT8173_TOP_AXI_PROT_EN_MFG_M1		BIT(22)
416 #define MT8173_TOP_AXI_PROT_EN_MFG_SNOOP_OUT	BIT(23)
418 #define MT8167_TOP_AXI_PROT_EN_MM_EMI		BIT(1)
419 #define MT8167_TOP_AXI_PROT_EN_MCU_MFG		BIT(2)
420 #define MT8167_TOP_AXI_PROT_EN_CONN_EMI		BIT(4)
421 #define MT8167_TOP_AXI_PROT_EN_MFG_EMI		BIT(5)
422 #define MT8167_TOP_AXI_PROT_EN_CONN_MCU		BIT(8)
423 #define MT8167_TOP_AXI_PROT_EN_MCU_CONN		BIT(9)
424 #define MT8167_TOP_AXI_PROT_EN_MCU_MM		BIT(11)
426 #define MT2701_TOP_AXI_PROT_EN_MM_M0		BIT(1)
427 #define MT2701_TOP_AXI_PROT_EN_CONN_M		BIT(2)
428 #define MT2701_TOP_AXI_PROT_EN_CONN_S		BIT(8)
430 #define MT7622_TOP_AXI_PROT_EN_ETHSYS		(BIT(3) | BIT(17))
431 #define MT7622_TOP_AXI_PROT_EN_HIF0		(BIT(24) | BIT(25))
432 #define MT7622_TOP_AXI_PROT_EN_HIF1		(BIT(26) | BIT(27) | \
433 						 BIT(28))
434 #define MT7622_TOP_AXI_PROT_EN_WB		(BIT(2) | BIT(6) | \
435 						 BIT(7) | BIT(8))
443 #define MT8192_INFRA_CTRL_DISABLE_MFG2ACP	BIT(9)
446 #define F_DDR_4GB_SUPPORT_EN			BIT(13)