Lines Matching +full:7 +full:- +full:9
1 /* SPDX-License-Identifier: GPL-2.0-only */
11 #include <dt-bindings/memory/mtk-memory-port.h>
22 * modules dma-address-region larbs-ports
24 * vcodec 4G ~ 8G larb4/7
27 * CCU0 0x24000_0000 ~ 0x243ff_ffff larb13: port 9/10
32 /* LARB 0 -- MMSYS */
38 /* LARB 1 -- MMSYS */
45 /* LARB 2 -- MMSYS */
52 /* LARB 4 -- VDEC */
60 #define IOMMU_PORT_L4_HW_VDEC_VLD_EXT MTK_M4U_ID(4, 7)
62 #define IOMMU_PORT_L4_HW_VDEC_AVC_MV_EXT MTK_M4U_ID(4, 9)
68 /* LARB 7 -- VENC */
69 #define IOMMU_PORT_L7_VENC_RCPU MTK_M4U_ID(7, 0)
70 #define IOMMU_PORT_L7_VENC_REC MTK_M4U_ID(7, 1)
71 #define IOMMU_PORT_L7_VENC_BSDMA MTK_M4U_ID(7, 2)
72 #define IOMMU_PORT_L7_VENC_SV_COMV MTK_M4U_ID(7, 3)
73 #define IOMMU_PORT_L7_VENC_RD_COMV MTK_M4U_ID(7, 4)
74 #define IOMMU_PORT_L7_VENC_CUR_LUMA MTK_M4U_ID(7, 5)
75 #define IOMMU_PORT_L7_VENC_CUR_CHROMA MTK_M4U_ID(7, 6)
76 #define IOMMU_PORT_L7_VENC_REF_LUMA MTK_M4U_ID(7, 7)
77 #define IOMMU_PORT_L7_VENC_REF_CHROMA MTK_M4U_ID(7, 8)
78 #define IOMMU_PORT_L7_JPGENC_Y_RDMA MTK_M4U_ID(7, 9)
79 #define IOMMU_PORT_L7_JPGENC_C_RDMA MTK_M4U_ID(7, 10)
80 #define IOMMU_PORT_L7_JPGENC_Q_TABLE MTK_M4U_ID(7, 11)
81 #define IOMMU_PORT_L7_JPGENC_BSDMA MTK_M4U_ID(7, 12)
83 /* LARB 8 -- WPE */
88 /* LARB 9 -- IMG-1 */
89 #define IOMMU_PORT_L9_IMG_IMGI_D1 MTK_M4U_ID(9, 0)
90 #define IOMMU_PORT_L9_IMG_IMGBI_D1 MTK_M4U_ID(9, 1)
91 #define IOMMU_PORT_L9_IMG_DMGI_D1 MTK_M4U_ID(9, 2)
92 #define IOMMU_PORT_L9_IMG_DEPI_D1 MTK_M4U_ID(9, 3)
93 #define IOMMU_PORT_L9_IMG_LCE_D1 MTK_M4U_ID(9, 4)
94 #define IOMMU_PORT_L9_IMG_SMTI_D1 MTK_M4U_ID(9, 5)
95 #define IOMMU_PORT_L9_IMG_SMTO_D2 MTK_M4U_ID(9, 6)
96 #define IOMMU_PORT_L9_IMG_SMTO_D1 MTK_M4U_ID(9, 7)
97 #define IOMMU_PORT_L9_IMG_CRZO_D1 MTK_M4U_ID(9, 8)
98 #define IOMMU_PORT_L9_IMG_IMG3O_D1 MTK_M4U_ID(9, 9)
99 #define IOMMU_PORT_L9_IMG_VIPI_D1 MTK_M4U_ID(9, 10)
100 #define IOMMU_PORT_L9_IMG_SMTI_D5 MTK_M4U_ID(9, 11)
101 #define IOMMU_PORT_L9_IMG_TIMGO_D1 MTK_M4U_ID(9, 12)
102 #define IOMMU_PORT_L9_IMG_UFBC_W0 MTK_M4U_ID(9, 13)
103 #define IOMMU_PORT_L9_IMG_UFBC_R0 MTK_M4U_ID(9, 14)
104 #define IOMMU_PORT_L9_IMG_WPE_RDMA1 MTK_M4U_ID(9, 15)
105 #define IOMMU_PORT_L9_IMG_WPE_RDMA0 MTK_M4U_ID(9, 16)
106 #define IOMMU_PORT_L9_IMG_WPE_WDMA MTK_M4U_ID(9, 17)
107 #define IOMMU_PORT_L9_IMG_MFB_RDMA0 MTK_M4U_ID(9, 18)
108 #define IOMMU_PORT_L9_IMG_MFB_RDMA1 MTK_M4U_ID(9, 19)
109 #define IOMMU_PORT_L9_IMG_MFB_RDMA2 MTK_M4U_ID(9, 20)
110 #define IOMMU_PORT_L9_IMG_MFB_RDMA3 MTK_M4U_ID(9, 21)
111 #define IOMMU_PORT_L9_IMG_MFB_RDMA4 MTK_M4U_ID(9, 22)
112 #define IOMMU_PORT_L9_IMG_MFB_RDMA5 MTK_M4U_ID(9, 23)
113 #define IOMMU_PORT_L9_IMG_MFB_WDMA0 MTK_M4U_ID(9, 24)
114 #define IOMMU_PORT_L9_IMG_MFB_WDMA1 MTK_M4U_ID(9, 25)
115 #define IOMMU_PORT_L9_IMG_RESERVE6 MTK_M4U_ID(9, 26)
116 #define IOMMU_PORT_L9_IMG_RESERVE7 MTK_M4U_ID(9, 27)
117 #define IOMMU_PORT_L9_IMG_RESERVE8 MTK_M4U_ID(9, 28)
119 /* LARB 11 -- IMG-2 */
127 #define IOMMU_PORT_L11_IMG_SMTO_D1 MTK_M4U_ID(11, 7)
129 #define IOMMU_PORT_L11_IMG_IMG3O_D1 MTK_M4U_ID(11, 9)
150 /* LARB 13 -- CAM */
155 #define IOMMU_PORT_L13_CAM_CAMSV_5 MTK_M4U_ID(13, 7)
157 #define IOMMU_PORT_L13_CAM_CCUI MTK_M4U_ID(13, 9)
161 /* LARB 14 -- CAM */
165 /* LARB 16 -- RAW-A */
173 #define IOMMU_PORT_L16_CAM_RAWI_R3_A MTK_M4U_ID(16, 7)
175 #define IOMMU_PORT_L16_CAM_AFO_R1_A MTK_M4U_ID(16, 9)
184 /* LARB 17 -- RAW-B */
192 #define IOMMU_PORT_L17_CAM_RAWI_R3_B MTK_M4U_ID(17, 7)
194 #define IOMMU_PORT_L17_CAM_AFO_R1_B MTK_M4U_ID(17, 9)
203 /* LARB 19 -- IPE */
209 /* LARB 20 -- IPE */