Lines Matching refs:MT76X8_GPIO_MODE_MASK
8 #define MT76X8_GPIO_MODE_MASK 0x3 macro
171 GRP_G("pwm1", pwm1_grp, MT76X8_GPIO_MODE_MASK,
173 GRP_G("pwm0", pwm0_grp, MT76X8_GPIO_MODE_MASK,
175 GRP_G("uart2", uart2_grp, MT76X8_GPIO_MODE_MASK,
177 GRP_G("uart1", uart1_grp, MT76X8_GPIO_MODE_MASK,
179 GRP_G("i2c", i2c_grp, MT76X8_GPIO_MODE_MASK,
185 GRP_G("sdmode", sd_mode_grp, MT76X8_GPIO_MODE_MASK,
187 GRP_G("uart0", uart0_grp, MT76X8_GPIO_MODE_MASK,
189 GRP_G("i2s", i2s_grp, MT76X8_GPIO_MODE_MASK,
191 GRP_G("spi cs1", spi_cs1_grp, MT76X8_GPIO_MODE_MASK,
193 GRP_G("spis", spis_grp, MT76X8_GPIO_MODE_MASK,
195 GRP_G("gpio", gpio_grp, MT76X8_GPIO_MODE_MASK,
197 GRP_G("wled_an", wled_an_grp, MT76X8_GPIO_MODE_MASK,
199 GRP_G("p0led_an", p0led_an_grp, MT76X8_GPIO_MODE_MASK,
201 GRP_G("p1led_an", p1led_an_grp, MT76X8_GPIO_MODE_MASK,
203 GRP_G("p2led_an", p2led_an_grp, MT76X8_GPIO_MODE_MASK,
205 GRP_G("p3led_an", p3led_an_grp, MT76X8_GPIO_MODE_MASK,
207 GRP_G("p4led_an", p4led_an_grp, MT76X8_GPIO_MODE_MASK,
209 GRP_G("wled_kn", wled_kn_grp, MT76X8_GPIO_MODE_MASK,
211 GRP_G("p0led_kn", p0led_kn_grp, MT76X8_GPIO_MODE_MASK,
213 GRP_G("p1led_kn", p1led_kn_grp, MT76X8_GPIO_MODE_MASK,
215 GRP_G("p2led_kn", p2led_kn_grp, MT76X8_GPIO_MODE_MASK,
217 GRP_G("p3led_kn", p3led_kn_grp, MT76X8_GPIO_MODE_MASK,
219 GRP_G("p4led_kn", p4led_kn_grp, MT76X8_GPIO_MODE_MASK,