538 	void __iomem *gpio_base;  in owl_gpio_request()  local
545 	gpio_base = pctrl->base + port->offset;  in owl_gpio_request()
552 	owl_gpio_update_reg(gpio_base + port->outen, offset, true);  in owl_gpio_request()
562 	void __iomem *gpio_base;  in owl_gpio_free()  local
569 	gpio_base = pctrl->base + port->offset;  in owl_gpio_free()
573 	owl_gpio_update_reg(gpio_base + port->outen, offset, false);  in owl_gpio_free()
576 	owl_gpio_update_reg(gpio_base + port->inen, offset, false);  in owl_gpio_free()
584 	void __iomem *gpio_base;  in owl_gpio_get()  local
592 	gpio_base = pctrl->base + port->offset;  in owl_gpio_get()
595 	val = readl_relaxed(gpio_base + port->dat);  in owl_gpio_get()
605 	void __iomem *gpio_base;  in owl_gpio_set()  local
612 	gpio_base = pctrl->base + port->offset;  in owl_gpio_set()
615 	owl_gpio_update_reg(gpio_base + port->dat, offset, value);  in owl_gpio_set()
623 	void __iomem *gpio_base;  in owl_gpio_direction_input()  local
630 	gpio_base = pctrl->base + port->offset;  in owl_gpio_direction_input()
633 	owl_gpio_update_reg(gpio_base + port->outen, offset, false);  in owl_gpio_direction_input()
634 	owl_gpio_update_reg(gpio_base + port->inen, offset, true);  in owl_gpio_direction_input()
645 	void __iomem *gpio_base;  in owl_gpio_direction_output()  local
652 	gpio_base = pctrl->base + port->offset;  in owl_gpio_direction_output()
655 	owl_gpio_update_reg(gpio_base + port->inen, offset, false);  in owl_gpio_direction_output()
656 	owl_gpio_update_reg(gpio_base + port->outen, offset, true);  in owl_gpio_direction_output()
657 	owl_gpio_update_reg(gpio_base + port->dat, offset, value);  in owl_gpio_direction_output()
666 	void __iomem *gpio_base;  in irq_set_type()  local
708 	gpio_base = pctrl->base + port->offset;  in irq_set_type()
713 	value = readl_relaxed(gpio_base + port->intc_type + offset);  in irq_set_type()
716 	writel_relaxed(value, gpio_base + port->intc_type + offset);  in irq_set_type()
728 	void __iomem *gpio_base;  in owl_gpio_irq_mask()  local
736 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_mask()
740 	owl_gpio_update_reg(gpio_base + port->intc_msk, gpio, false);  in owl_gpio_irq_mask()
743 	val = readl_relaxed(gpio_base + port->intc_msk);  in owl_gpio_irq_mask()
745 		owl_gpio_update_reg(gpio_base + port->intc_ctl,  in owl_gpio_irq_mask()
760 	void __iomem *gpio_base;  in owl_gpio_irq_unmask()  local
770 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_unmask()
774 	value = readl_relaxed(gpio_base + port->intc_ctl);  in owl_gpio_irq_unmask()
777 	writel_relaxed(value, gpio_base + port->intc_ctl);  in owl_gpio_irq_unmask()
780 	owl_gpio_update_reg(gpio_base + port->intc_msk, gpio, true);  in owl_gpio_irq_unmask()
792 	void __iomem *gpio_base;  in owl_gpio_irq_ack()  local
810 	gpio_base = pctrl->base + port->offset;  in owl_gpio_irq_ack()
814 	owl_gpio_update_reg(gpio_base + port->intc_ctl,  in owl_gpio_irq_ack()