Lines Matching +full:0 +full:x02000
12 #define PCIECAR 0x000010
13 #define PCIECCTLR 0x000018
15 #define TYPE0 (0 << 8)
17 #define PCIECDR 0x000020
18 #define PCIEMSR 0x000028
19 #define PCIEINTXR 0x000400
21 #define PCIEPHYSR 0x0007f0
22 #define PHYRDY BIT(0)
23 #define PCIEMSITXR 0x000840
26 #define PCIETCTLR 0x02000
28 #define CFINIT BIT(0)
29 #define PCIETSTR 0x02004
30 #define DATA_LINK_ACTIVE BIT(0)
31 #define PCIEERRFR 0x02020
33 #define PCIEMSIFR 0x02044
34 #define PCIEMSIALR 0x02048
35 #define MSIFE BIT(0)
36 #define PCIEMSIAUR 0x0204c
37 #define PCIEMSIIER 0x02050
40 #define PCIEPRAR(x) (0x02080 + ((x) * 0x4))
43 #define PCIELAR(x) (0x02200 + ((x) * 0x20))
44 #define PCIELAMR(x) (0x02208 + ((x) * 0x20))
50 #define PCIEPALR(x) (0x03400 + ((x) * 0x20))
51 #define PCIEPAUR(x) (0x03404 + ((x) * 0x20))
52 #define PCIEPAMR(x) (0x03408 + ((x) * 0x20))
53 #define PCIEPTCTLR(x) (0x0340c + ((x) * 0x20))
58 #define PCICONF(x) (0x010000 + ((x) * 0x4))
60 #define PMCAP(x) (0x010040 + ((x) * 0x4))
61 #define MSICAP(x) (0x010050 + ((x) * 0x4))
66 #define EXPCAP(x) (0x010070 + ((x) * 0x4))
67 #define VCCAP(x) (0x010100 + ((x) * 0x4))
70 #define IDSETR0 0x011000
71 #define IDSETR1 0x011004
72 #define SUBIDSETR 0x011024
73 #define TLCTLR 0x011048
74 #define MACSR 0x011054
78 #define LINK_SPEED (0xf << 16)
81 #define MACCTLR 0x011058
87 #define PMSR 0x01105c
92 #define PMCTLR 0x011060
95 #define MACS2R 0x011078
96 #define MACCGSPSETR 0x011084
100 #define H1_PCIEPHYADRR 0x04000c
105 #define ADR_POS 0
106 #define H1_PCIEPHYDOUTR 0x040014
109 #define GEN2_PCIEPHYADDR 0x780
110 #define GEN2_PCIEPHYDATA 0x784
111 #define GEN2_PCIEPHYCTRL 0x78c
115 #define RCONF(x) (PCICONF(0) + (x))
116 #define RPMCAP(x) (PMCAP(0) + (x))
117 #define REXPCAP(x) (EXPCAP(0) + (x))
118 #define RVCCAP(x) (VCCAP(0) + (x))
120 #define PCIE_CONF_BUS(b) (((b) & 0xff) << 24)
121 #define PCIE_CONF_DEV(d) (((d) & 0x1f) << 19)
122 #define PCIE_CONF_FUNC(f) (((f) & 0x7) << 16)