Lines Matching refs:PADS_CTL
233 #define PADS_CTL 0x000000a0 macro
921 value = pads_readl(pcie, PADS_CTL); in tegra_pcie_phy_enable()
923 pads_writel(pcie, value, PADS_CTL); in tegra_pcie_phy_enable()
954 value = pads_readl(pcie, PADS_CTL); in tegra_pcie_phy_enable()
956 pads_writel(pcie, value, PADS_CTL); in tegra_pcie_phy_enable()
959 value = pads_readl(pcie, PADS_CTL); in tegra_pcie_phy_enable()
961 pads_writel(pcie, value, PADS_CTL); in tegra_pcie_phy_enable()
972 value = pads_readl(pcie, PADS_CTL); in tegra_pcie_phy_disable()
974 pads_writel(pcie, value, PADS_CTL); in tegra_pcie_phy_disable()
977 value = pads_readl(pcie, PADS_CTL); in tegra_pcie_phy_disable()
979 pads_writel(pcie, value, PADS_CTL); in tegra_pcie_phy_disable()