Lines Matching refs:PCIE_ISR0_MASK_REG

101 #define PCIE_ISR0_MASK_REG			(CONTROL_BASE_ADDR + 0x44)  macro
586 	advk_writel(pcie, PCIE_ISR0_ALL_MASK, PCIE_ISR0_MASK_REG);  in advk_pcie_setup_hw()
591 	reg = advk_readl(pcie, PCIE_ISR0_MASK_REG);  in advk_pcie_setup_hw()
593 	advk_writel(pcie, reg, PCIE_ISR0_MASK_REG);  in advk_pcie_setup_hw()
596 	reg = advk_readl(pcie, PCIE_ISR0_MASK_REG);  in advk_pcie_setup_hw()
598 	advk_writel(pcie, reg, PCIE_ISR0_MASK_REG);  in advk_pcie_setup_hw()
797 		if (advk_readl(pcie, PCIE_ISR0_MASK_REG) & PCIE_ISR0_ERR_MASK)  in advk_pci_bridge_emul_base_conf_read()
832 			u32 val = advk_readl(pcie, PCIE_ISR0_MASK_REG);  in advk_pci_bridge_emul_base_conf_write()
837 			advk_writel(pcie, val, PCIE_ISR0_MASK_REG);  in advk_pci_bridge_emul_base_conf_write()
1622 	isr0_mask = advk_readl(pcie, PCIE_ISR0_MASK_REG);  in advk_pcie_handle_int()
1952 	advk_writel(pcie, PCIE_ISR0_ALL_MASK, PCIE_ISR0_MASK_REG);  in advk_pcie_remove()