325 	val = readl(pci->dbi_base + offset + PCI_EXP_LNKCAP);  in qcom_pcie_clear_aspm_l0s()
327 	writel(val, pci->dbi_base + offset + PCI_EXP_LNKCAP);  in qcom_pcie_clear_aspm_l0s()
339 	val = readl(pci->dbi_base + offset + PCI_EXP_SLTCAP);  in qcom_pcie_clear_hpc()
341 	writel(val, pci->dbi_base + offset + PCI_EXP_SLTCAP);  in qcom_pcie_clear_hpc()
531 	       pci->dbi_base + AXI_MSTR_RESP_COMP_CTRL0);  in qcom_pcie_post_init_2_1_0()
533 	       pci->dbi_base + AXI_MSTR_RESP_COMP_CTRL1);  in qcom_pcie_post_init_2_1_0()
887 	writel(PCI_COMMAND_MASTER, pci->dbi_base + PCI_COMMAND);  in qcom_pcie_post_init_2_3_3()
891 	writel(PCIE_CAP_SLOT_VAL, pci->dbi_base + offset + PCI_EXP_SLTCAP);  in qcom_pcie_post_init_2_3_3()
893 	val = readl(pci->dbi_base + offset + PCI_EXP_LNKCAP);  in qcom_pcie_post_init_2_3_3()
895 	writel(val, pci->dbi_base + offset + PCI_EXP_LNKCAP);  in qcom_pcie_post_init_2_3_3()
897 	writel(PCI_EXP_DEVCTL2_COMP_TMOUT_DIS, pci->dbi_base + offset +  in qcom_pcie_post_init_2_3_3()
1195 		pci->dbi_base + GEN3_RELATED_OFF);  in qcom_pcie_post_init_2_9_0()
1206 	writel(PCIE_CAP_SLOT_VAL, pci->dbi_base + offset + PCI_EXP_SLTCAP);  in qcom_pcie_post_init_2_9_0()
1208 	val = readl(pci->dbi_base + offset + PCI_EXP_LNKCAP);  in qcom_pcie_post_init_2_9_0()
1210 	writel(val, pci->dbi_base + offset + PCI_EXP_LNKCAP);  in qcom_pcie_post_init_2_9_0()
1212 	writel(PCI_EXP_DEVCTL2_COMP_TMOUT_DIS, pci->dbi_base + offset +  in qcom_pcie_post_init_2_9_0()
1226 	u16 val = readw(pci->dbi_base + offset + PCI_EXP_LNKSTA);  in qcom_pcie_link_up()
1475 	status = readw(pci->dbi_base + offset + PCI_EXP_LNKSTA);  in qcom_pcie_icc_opp_update()