116 	struct regmap		*iomuxc_gpr;  member
204 	regmap_update_bits(imx_pcie->iomuxc_gpr,  in imx95_pcie_init_phy()
209 	regmap_update_bits(imx_pcie->iomuxc_gpr,  in imx95_pcie_init_phy()
212 	regmap_update_bits(imx_pcie->iomuxc_gpr,  in imx95_pcie_init_phy()
243 	regmap_update_bits(imx_pcie->iomuxc_gpr, drvdata->mode_off[id], mask, val);  in imx_pcie_configure_type()
374 	regmap_update_bits(imx_pcie->iomuxc_gpr,  in imx8mq_pcie_init_phy()
383 		regmap_update_bits(imx_pcie->iomuxc_gpr,  in imx8mq_pcie_init_phy()
393 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR12, IMX7D_GPR12_PCIE_PHY_REFCLK_SEL, 0);  in imx7d_pcie_init_phy()
400 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR12,  in imx_pcie_init_phy()
404 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR12,  in imx_pcie_init_phy()
407 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR8,  in imx_pcie_init_phy()
410 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR8,  in imx_pcie_init_phy()
413 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR8,  in imx_pcie_init_phy()
416 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR8,  in imx_pcie_init_phy()
419 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR8,  in imx_pcie_init_phy()
427 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR12,  in imx6sx_pcie_init_phy()
438 	if (regmap_read_poll_timeout(imx_pcie->iomuxc_gpr,  in imx7d_pcie_wait_for_phy_pll_lock()
597 		regmap_clear_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR12,  in imx6sx_pcie_enable_ref_clk()
607 		regmap_clear_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR1, IMX6Q_GPR1_PCIE_TEST_PD);  in imx6q_pcie_enable_ref_clk()
615 		regmap_set_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR1, IMX6Q_GPR1_PCIE_REF_CLK_EN);  in imx6q_pcie_enable_ref_clk()
617 		regmap_clear_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR1, IMX6Q_GPR1_PCIE_REF_CLK_EN);  in imx6q_pcie_enable_ref_clk()
618 		regmap_set_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR1, IMX6Q_GPR1_PCIE_TEST_PD);  in imx6q_pcie_enable_ref_clk()
629 		regmap_clear_bits(imx_pcie->iomuxc_gpr, offset, IMX8MQ_GPR_PCIE_CLK_REQ_OVERRIDE);  in imx8mm_pcie_enable_ref_clk()
630 		regmap_set_bits(imx_pcie->iomuxc_gpr, offset, IMX8MQ_GPR_PCIE_CLK_REQ_OVERRIDE_EN);  in imx8mm_pcie_enable_ref_clk()
639 		regmap_set_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR12,  in imx7d_pcie_enable_ref_clk()
682 		regmap_set_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR12,  in imx6sx_pcie_core_reset()
686 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR5, IMX6SX_GPR5_PCIE_BTNRST_RESET,  in imx6sx_pcie_core_reset()
693 	regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR1, IMX6Q_GPR1_PCIE_SW_RST,  in imx6qp_pcie_core_reset()
706 	regmap_set_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR1, IMX6Q_GPR1_PCIE_TEST_PD);  in imx6q_pcie_core_reset()
707 	regmap_set_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR1, IMX6Q_GPR1_PCIE_REF_CLK_EN);  in imx6q_pcie_core_reset()
817 		regmap_update_bits(imx_pcie->iomuxc_gpr, drvdata->ltssm_off, drvdata->ltssm_mask,  in imx_pcie_ltssm_enable()
830 		regmap_update_bits(imx_pcie->iomuxc_gpr, drvdata->ltssm_off,  in imx_pcie_ltssm_disable()
1189 		regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR12,  in imx_pcie_pm_turnoff()
1192 		regmap_update_bits(imx_pcie->iomuxc_gpr, IOMUXC_GPR12,  in imx_pcie_pm_turnoff()
1378 		imx_pcie->iomuxc_gpr =  in imx_pcie_probe()
1380 		if (IS_ERR(imx_pcie->iomuxc_gpr))  in imx_pcie_probe()
1381 			return dev_err_probe(dev, PTR_ERR(imx_pcie->iomuxc_gpr),  in imx_pcie_probe()
1398 		imx_pcie->iomuxc_gpr = devm_regmap_init_mmio(dev, off, &regmap_config);  in imx_pcie_probe()
1399 		if (IS_ERR(imx_pcie->iomuxc_gpr))  in imx_pcie_probe()
1400 			return dev_err_probe(dev, PTR_ERR(imx_pcie->iomuxc_gpr),  in imx_pcie_probe()