82 static int t7xx_pcie_mac_atr_cfg(struct t7xx_pci_dev *t7xx_dev, struct t7xx_atr_config *cfg)  in t7xx_pcie_mac_atr_cfg()  argument
84 	struct device *dev = &t7xx_dev->pdev->dev;  in t7xx_pcie_mac_atr_cfg()
85 	void __iomem *pbase = IREG_BASE(t7xx_dev);  in t7xx_pcie_mac_atr_cfg()
135 void t7xx_pcie_mac_atr_init(struct t7xx_pci_dev *t7xx_dev)  in t7xx_pcie_mac_atr_init()  argument
142 		t7xx_pcie_mac_atr_tables_dis(IREG_BASE(t7xx_dev), i);  in t7xx_pcie_mac_atr_init()
146 	cfg.src_addr = pci_resource_start(t7xx_dev->pdev, T7XX_PCIE_REG_BAR);  in t7xx_pcie_mac_atr_init()
152 	t7xx_pcie_mac_atr_tables_dis(IREG_BASE(t7xx_dev), cfg.port);  in t7xx_pcie_mac_atr_init()
153 	t7xx_pcie_mac_atr_cfg(t7xx_dev, &cfg);  in t7xx_pcie_mac_atr_init()
155 	t7xx_dev->base_addr.pcie_dev_reg_trsl_addr = T7XX_PCIE_REG_TRSL_ADDR_CHIP;  in t7xx_pcie_mac_atr_init()
166 		t7xx_pcie_mac_atr_tables_dis(IREG_BASE(t7xx_dev), cfg.port);  in t7xx_pcie_mac_atr_init()
167 		t7xx_pcie_mac_atr_cfg(t7xx_dev, &cfg);  in t7xx_pcie_mac_atr_init()
178 static void t7xx_pcie_mac_enable_disable_int(struct t7xx_pci_dev *t7xx_dev, bool enable)  in t7xx_pcie_mac_enable_disable_int()  argument
182 	value = ioread32(IREG_BASE(t7xx_dev) + ISTAT_HST_CTRL);  in t7xx_pcie_mac_enable_disable_int()
189 	iowrite32(value, IREG_BASE(t7xx_dev) + ISTAT_HST_CTRL);  in t7xx_pcie_mac_enable_disable_int()
192 void t7xx_pcie_mac_interrupts_en(struct t7xx_pci_dev *t7xx_dev)  in t7xx_pcie_mac_interrupts_en()  argument
194 	t7xx_pcie_mac_enable_disable_int(t7xx_dev, true);  in t7xx_pcie_mac_interrupts_en()
197 void t7xx_pcie_mac_interrupts_dis(struct t7xx_pci_dev *t7xx_dev)  in t7xx_pcie_mac_interrupts_dis()  argument
199 	t7xx_pcie_mac_enable_disable_int(t7xx_dev, false);  in t7xx_pcie_mac_interrupts_dis()
210 static void t7xx_pcie_mac_clear_set_int(struct t7xx_pci_dev *t7xx_dev,  in t7xx_pcie_mac_clear_set_int()  argument
217 		reg = IREG_BASE(t7xx_dev) + IMASK_HOST_MSIX_CLR_GRP0_0;  in t7xx_pcie_mac_clear_set_int()
219 		reg = IREG_BASE(t7xx_dev) + IMASK_HOST_MSIX_SET_GRP0_0;  in t7xx_pcie_mac_clear_set_int()
225 void t7xx_pcie_mac_clear_int(struct t7xx_pci_dev *t7xx_dev, enum t7xx_int int_type)  in t7xx_pcie_mac_clear_int()  argument
227 	t7xx_pcie_mac_clear_set_int(t7xx_dev, int_type, true);  in t7xx_pcie_mac_clear_int()
230 void t7xx_pcie_mac_set_int(struct t7xx_pci_dev *t7xx_dev, enum t7xx_int int_type)  in t7xx_pcie_mac_set_int()  argument
232 	t7xx_pcie_mac_clear_set_int(t7xx_dev, int_type, false);  in t7xx_pcie_mac_set_int()
242 void t7xx_pcie_mac_clear_int_status(struct t7xx_pci_dev *t7xx_dev, enum t7xx_int int_type)  in t7xx_pcie_mac_clear_int_status()  argument
244 	void __iomem *reg = IREG_BASE(t7xx_dev) + MSIX_ISTAT_HST_GRP0_0;  in t7xx_pcie_mac_clear_int_status()
257 void t7xx_pcie_set_mac_msix_cfg(struct t7xx_pci_dev *t7xx_dev, unsigned int irq_count)  in t7xx_pcie_set_mac_msix_cfg()  argument
261 	iowrite32(val, IREG_BASE(t7xx_dev) + T7XX_PCIE_CFG_MSIX);  in t7xx_pcie_set_mac_msix_cfg()