Lines Matching +full:0 +full:x33c

8 #define PCIE_DMA_WR_INTR_STATUS(base)		((base) + 0x9bc)
9 #define PCIE_DMA_WR_INTR_MASK(base)		((base) + 0x9c4)
10 #define PCIE_DMA_WR_INTR_CLR(base)		((base) + 0x9c8)
11 #define PCIE_DMA_WR_ERR_STATUS(base)		((base) + 0x9cc)
12 #define PCIE_DMA_WR_DONE_IMWR_ADDR_LOW(base)	((base) + 0x9D0)
13 #define PCIE_DMA_WR_DONE_IMWR_ADDR_HIGH(base)	((base) + 0x9d4)
15 #define PCIE_DMA_RD_INTR_STATUS(base)		((base) + 0x310)
16 #define PCIE_DMA_RD_INTR_MASK(base)		((base) + 0x319)
17 #define PCIE_DMA_RD_INTR_CLR(base)		((base) + 0x31c)
18 #define PCIE_DMA_RD_ERR_STATUS_LOW(base)	((base) + 0x324)
19 #define PCIE_DMA_RD_ERR_STATUS_HIGH(base)	((base) + 0x328)
20 #define PCIE_DMA_RD_DONE_IMWR_ADDR_LOW(base)	((base) + 0x33c)
21 #define PCIE_DMA_RD_DONE_IMWR_ADDR_HIGH(base)	((base) + 0x340)
24 #define TOPAZ_LH_IPC4_INT(base)			((base) + 0x13C)
25 #define TOPAZ_LH_IPC4_INT_MASK(base)		((base) + 0x140)
27 #define TOPAZ_RC_TX_DONE_IRQ			(0)
34 #define TOPAZ_CTL_M2L_INT(base)			((base) + 0x2C)
35 #define TOPAZ_CTL_M2L_INT_MASK(base)		((base) + 0x30)
42 #define TOPAZ_PCIE_CFG0_OFFSET	(0x6C)