Lines Matching full:u64
22 u64 general_int_status;
40 u64 general_int_mask;
44 u64 sw_reset;
56 u64 adapter_status;
73 u64 adapter_control;
81 u64 serr_source;
95 u64 pci_mode;
112 u64 pic_int_status;
113 u64 pic_int_mask;
121 u64 txpic_int_reg;
122 u64 txpic_int_mask;
141 u64 txpic_alarms;
142 u64 rxpic_int_reg;
143 u64 rxpic_int_mask;
144 u64 rxpic_alarms;
146 u64 flsh_int_reg;
147 u64 flsh_int_mask;
150 u64 flash_alarms;
152 u64 mdio_int_reg;
153 u64 mdio_int_mask;
157 u64 mdio_alarms;
159 u64 iic_int_reg;
160 u64 iic_int_mask;
166 u64 iic_alarms;
170 u64 gpio_int_reg;
174 u64 gpio_int_mask;
177 u64 gpio_alarms;
181 u64 tx_traffic_int;
183 u64 tx_traffic_mask;
185 u64 rx_traffic_int;
187 u64 rx_traffic_mask;
190 u64 pic_control;
194 u64 swapper_ctrl;
218 u64 pif_rd_swapper_fb;
221 u64 scheduled_int_ctrl;
227 u64 txreqtimeout;
231 u64 statsreqtimeout;
235 u64 read_retry_delay;
236 u64 read_retry_acceleration;
237 u64 write_retry_delay;
238 u64 write_retry_acceleration;
240 u64 xmsi_control;
241 u64 xmsi_access;
242 u64 xmsi_address;
243 u64 xmsi_data;
245 u64 rx_mat;
250 u64 tx_mat0_n[0x8];
253 u64 xmsi_mask_reg;
254 u64 stat_byte_cnt;
258 u64 stat_cfg;
268 u64 stat_addr;
271 u64 mdio_control;
283 u64 dtx_control;
285 u64 i2c_control;
296 u64 gpio_control;
298 u64 misc_control;
305 u64 pic_control2;
306 u64 ini_dperr_ctrl;
308 u64 wreq_split_mask;
314 u64 txdma_int_status;
315 u64 txdma_int_mask;
323 u64 pfc_err_reg;
330 u64 pfc_err_mask;
331 u64 pfc_err_alarm;
333 u64 tda_err_reg;
339 u64 tda_err_mask;
340 u64 tda_err_alarm;
342 u64 pcc_err_reg;
355 u64 pcc_err_mask;
356 u64 pcc_err_alarm;
358 u64 tti_err_reg;
362 u64 tti_err_mask;
363 u64 tti_err_alarm;
365 u64 lso_err_reg;
372 u64 lso_err_mask;
373 u64 lso_err_alarm;
375 u64 tpa_err_reg;
379 u64 tpa_err_mask;
380 u64 tpa_err_alarm;
382 u64 sm_err_reg;
384 u64 sm_err_mask;
385 u64 sm_err_alarm;
390 u64 tx_dma_wrap_stat;
395 u64 tx_fifo_partition_0;
402 u64 tx_fifo_partition_1;
408 u64 tx_fifo_partition_2;
414 u64 tx_fifo_partition_3;
429 u64 tx_w_round_robin_0;
430 u64 tx_w_round_robin_1;
431 u64 tx_w_round_robin_2;
432 u64 tx_w_round_robin_3;
433 u64 tx_w_round_robin_4;
435 u64 tti_command_mem;
441 u64 tti_data1_mem;
450 u64 tti_data2_mem;
457 u64 tx_pa_cfg;
465 u64 pcc_enable;
469 u64 txdma_debug_ctrl;
474 u64 rxdma_int_status;
475 u64 rxdma_int_mask;
481 u64 rda_err_reg;
491 u64 rda_err_mask;
492 u64 rda_err_alarm;
494 u64 rc_err_reg;
502 u64 rc_err_mask;
503 u64 rc_err_alarm;
505 u64 prc_pcix_err_reg;
512 u64 prc_pcix_err_mask;
513 u64 prc_pcix_err_alarm;
515 u64 rpa_err_reg;
521 u64 rpa_err_mask;
522 u64 rpa_err_alarm;
524 u64 rti_err_reg;
528 u64 rti_err_mask;
529 u64 rti_err_alarm;
534 u64 rx_queue_priority;
553 u64 rx_w_round_robin_0;
554 u64 rx_w_round_robin_1;
555 u64 rx_w_round_robin_2;
556 u64 rx_w_round_robin_3;
557 u64 rx_w_round_robin_4;
565 u64 prc_rxd0_n[RX_MAX_RINGS];
566 u64 prc_ctrl_n[RX_MAX_RINGS];
580 u64 prc_alarm_action;
599 u64 rti_command_mem;
606 u64 rti_data1_mem;
614 u64 rti_data2_mem;
620 u64 rx_pa_cfg;
626 u64 unused_11_1;
628 u64 ring_bump_counter1;
629 u64 ring_bump_counter2;
633 u64 rxdma_debug_ctrl;
638 u64 mac_int_status;
639 u64 mac_int_mask;
643 u64 mac_tmac_err_reg;
652 u64 mac_tmac_err_mask;
653 u64 mac_tmac_err_alarm;
655 u64 mac_rmac_err_reg;
681 u64 mac_rmac_err_mask;
682 u64 mac_rmac_err_alarm;
686 u64 mac_cfg;
700 u64 tmac_avg_ipg;
703 u64 rmac_max_pyld_len;
708 u64 rmac_err_cfg;
718 u64 rmac_cfg_key;
732 u64 rmac_addr_cmd_mem;
739 u64 rmac_addr_data0_mem;
743 u64 rmac_addr_data1_mem;
749 u64 rmac_addr_cfg;
755 u64 tmac_ipg_cfg;
757 u64 rmac_pause_cfg;
765 u64 rmac_red_cfg;
767 u64 rmac_red_rate_q0q3;
768 u64 rmac_red_rate_q4q7;
770 u64 mac_link_util;
781 u64 rmac_invalid_ipg;
785 u64 rts_frm_len_n[8];
787 u64 rts_qos_steering;
790 u64 rts_dix_map_n[MAX_DIX_MAP];
794 u64 rts_q_alternates;
795 u64 rts_default_q;
797 u64 rts_ctrl;
801 u64 rts_pn_cam_ctrl;
806 u64 rts_pn_cam_data;
811 u64 rts_ds_mem_ctrl;
816 u64 rts_ds_mem_data;
821 u64 mac_debug_ctrl;
827 u64 mc_int_status;
829 u64 mc_int_mask;
832 u64 mc_err_reg;
845 u64 mc_err_mask;
846 u64 mc_err_alarm;
851 u64 rx_queue_cfg;
861 u64 mc_rldram_mrs;
865 u64 mc_rldram_interleave;
867 u64 mc_pause_thresh_q0q3;
868 u64 mc_pause_thresh_q4q7;
870 u64 mc_red_thresh_q[8];
873 u64 mc_rldram_ref_per;
875 u64 mc_rldram_test_ctrl;
883 u64 mc_rldram_test_add;
885 u64 mc_rldram_test_d0;
887 u64 mc_rldram_test_d1;
889 u64 mc_rldram_test_d2;
892 u64 mc_rldram_ctrl;
896 u64 mc_rldram_ref_per_herc;
900 u64 mc_rldram_mrs_herc;
903 u64 mc_debug_ctrl;
910 u64 xgxs_int_status;
913 u64 xgxs_int_mask;
917 u64 xgxs_txgxs_err_reg;
923 u64 xgxs_txgxs_err_mask;
924 u64 xgxs_txgxs_err_alarm;
926 u64 xgxs_rxgxs_err_reg;
929 u64 xgxs_rxgxs_err_mask;
930 u64 xgxs_rxgxs_err_alarm;
934 u64 xgxs_cfg;
935 u64 xgxs_status;
937 u64 xgxs_cfg_key;
938 u64 xgxs_efifo_cfg; /* CHANGED */
939 u64 rxgxs_ber_0; /* CHANGED */
940 u64 rxgxs_ber_1; /* CHANGED */
942 u64 spi_control;
951 u64 spi_data;