Lines Matching refs:_REG
1046 priv->io_base + _REG(VENC_VDAC_SETTING)); in meson_venc_hdmi_mode_set()
1048 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_EN)); in meson_venc_hdmi_mode_set()
1049 writel_relaxed(0, priv->io_base + _REG(ENCP_VIDEO_EN)); in meson_venc_hdmi_mode_set()
1057 priv->io_base + _REG(ENCI_CFILT_CTRL)); in meson_venc_hdmi_mode_set()
1060 priv->io_base + _REG(ENCI_CFILT_CTRL2)); in meson_venc_hdmi_mode_set()
1063 writel_relaxed(0, priv->io_base + _REG(VENC_DVI_SETTING)); in meson_venc_hdmi_mode_set()
1066 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_MODE)); in meson_venc_hdmi_mode_set()
1067 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_MODE_ADV)); in meson_venc_hdmi_mode_set()
1071 priv->io_base + _REG(ENCI_SYNC_HSO_BEGIN)); in meson_venc_hdmi_mode_set()
1073 priv->io_base + _REG(ENCI_SYNC_HSO_END)); in meson_venc_hdmi_mode_set()
1077 priv->io_base + _REG(ENCI_SYNC_VSO_EVNLN)); in meson_venc_hdmi_mode_set()
1079 priv->io_base + _REG(ENCI_SYNC_VSO_ODDLN)); in meson_venc_hdmi_mode_set()
1084 priv->io_base + _REG(ENCI_MACV_MAX_AMP)); in meson_venc_hdmi_mode_set()
1088 priv->io_base + _REG(VENC_VIDEO_PROG_MODE)); in meson_venc_hdmi_mode_set()
1090 priv->io_base + _REG(ENCI_VIDEO_MODE)); in meson_venc_hdmi_mode_set()
1104 priv->io_base + _REG(ENCI_VIDEO_MODE_ADV)); in meson_venc_hdmi_mode_set()
1107 priv->io_base + _REG(ENCI_VIDEO_SCH)); in meson_venc_hdmi_mode_set()
1110 writel_relaxed(0x07, priv->io_base + _REG(ENCI_SYNC_MODE)); in meson_venc_hdmi_mode_set()
1114 priv->io_base + _REG(ENCI_YC_DELAY)); in meson_venc_hdmi_mode_set()
1118 writel_relaxed(0, priv->io_base + _REG(ENCI_DBG_PX_RST)); in meson_venc_hdmi_mode_set()
1130 priv->io_base + _REG(ENCI_VFIFO2VD_CTL)); in meson_venc_hdmi_mode_set()
1134 priv->io_base + _REG(ENCI_VFIFO2VD_PIXEL_START)); in meson_venc_hdmi_mode_set()
1136 priv->io_base + _REG(ENCI_VFIFO2VD_PIXEL_END)); in meson_venc_hdmi_mode_set()
1139 priv->io_base + _REG(ENCI_VFIFO2VD_LINE_TOP_START)); in meson_venc_hdmi_mode_set()
1141 priv->io_base + _REG(ENCI_VFIFO2VD_LINE_TOP_END)); in meson_venc_hdmi_mode_set()
1144 priv->io_base + _REG(ENCI_VFIFO2VD_LINE_BOT_START)); in meson_venc_hdmi_mode_set()
1146 priv->io_base + _REG(ENCI_VFIFO2VD_LINE_BOT_END)); in meson_venc_hdmi_mode_set()
1153 priv->io_base + _REG(ENCI_VIDEO_EN)); in meson_venc_hdmi_mode_set()
1159 _REG(ENCI_VFIFO2VD_PIXEL_START)) in meson_venc_hdmi_mode_set()
1166 priv->io_base + _REG(ENCI_DE_H_BEGIN)); in meson_venc_hdmi_mode_set()
1168 priv->io_base + _REG(ENCI_DE_H_END)); in meson_venc_hdmi_mode_set()
1171 _REG(ENCI_VFIFO2VD_LINE_TOP_START)); in meson_venc_hdmi_mode_set()
1174 _REG(ENCI_VFIFO2VD_LINE_BOT_START)); in meson_venc_hdmi_mode_set()
1178 priv->io_base + _REG(ENCI_DE_V_BEGIN_EVEN)); in meson_venc_hdmi_mode_set()
1180 priv->io_base + _REG(ENCI_DE_V_END_EVEN)); in meson_venc_hdmi_mode_set()
1182 priv->io_base + _REG(ENCI_DE_V_BEGIN_ODD)); in meson_venc_hdmi_mode_set()
1184 priv->io_base + _REG(ENCI_DE_V_END_ODD)); in meson_venc_hdmi_mode_set()
1199 priv->io_base + _REG(ENCI_DVI_HSO_BEGIN)); in meson_venc_hdmi_mode_set()
1201 priv->io_base + _REG(ENCI_DVI_HSO_END)); in meson_venc_hdmi_mode_set()
1212 priv->io_base + _REG(ENCI_DVI_VSO_BLINE_EVN)); in meson_venc_hdmi_mode_set()
1215 priv->io_base + _REG(ENCI_DVI_VSO_ELINE_EVN)); in meson_venc_hdmi_mode_set()
1218 priv->io_base + _REG(ENCI_DVI_VSO_BEGIN_EVN)); in meson_venc_hdmi_mode_set()
1220 priv->io_base + _REG(ENCI_DVI_VSO_END_EVN)); in meson_venc_hdmi_mode_set()
1227 priv->io_base + _REG(ENCI_DVI_VSO_BLINE_ODD)); in meson_venc_hdmi_mode_set()
1230 priv->io_base + _REG(ENCI_DVI_VSO_BEGIN_ODD)); in meson_venc_hdmi_mode_set()
1238 + _REG(ENCI_DVI_VSO_ELINE_EVN)); in meson_venc_hdmi_mode_set()
1241 + _REG(ENCI_DVI_VSO_END_EVN)); in meson_venc_hdmi_mode_set()
1247 + _REG(ENCI_DVI_VSO_ELINE_ODD)); in meson_venc_hdmi_mode_set()
1250 + _REG(ENCI_DVI_VSO_END_ODD)); in meson_venc_hdmi_mode_set()
1262 priv->io_base + _REG(ENCI_DVI_VSO_BLINE_ODD)); in meson_venc_hdmi_mode_set()
1265 priv->io_base + _REG(ENCI_DVI_VSO_ELINE_ODD)); in meson_venc_hdmi_mode_set()
1272 priv->io_base + _REG(ENCI_DVI_VSO_BEGIN_ODD)); in meson_venc_hdmi_mode_set()
1274 priv->io_base + _REG(ENCI_DVI_VSO_END_ODD)); in meson_venc_hdmi_mode_set()
1280 priv->io_base + _REG(ENCI_DVI_VSO_BLINE_EVN)); in meson_venc_hdmi_mode_set()
1287 + _REG(ENCI_DVI_VSO_BEGIN_EVN)); in meson_venc_hdmi_mode_set()
1295 + _REG(ENCI_DVI_VSO_ELINE_ODD)); in meson_venc_hdmi_mode_set()
1298 + _REG(ENCI_DVI_VSO_END_ODD)); in meson_venc_hdmi_mode_set()
1303 + _REG(ENCI_DVI_VSO_ELINE_EVN)); in meson_venc_hdmi_mode_set()
1306 + _REG(ENCI_DVI_VSO_END_EVN)); in meson_venc_hdmi_mode_set()
1311 priv->io_base + _REG(VENC_DVI_SETTING)); in meson_venc_hdmi_mode_set()
1313 priv->io_base + _REG(ENCP_VIDEO_MODE)); in meson_venc_hdmi_mode_set()
1315 priv->io_base + _REG(ENCP_VIDEO_MODE_ADV)); in meson_venc_hdmi_mode_set()
1318 priv->io_base + _REG(VENC_VIDEO_PROG_MODE)); in meson_venc_hdmi_mode_set()
1321 priv->io_base + _REG(ENCP_VIDEO_SYNC_MODE)); in meson_venc_hdmi_mode_set()
1324 priv->io_base + _REG(ENCP_VIDEO_YC_DLY)); in meson_venc_hdmi_mode_set()
1327 priv->io_base + _REG(ENCP_VIDEO_RGB_CTRL)); in meson_venc_hdmi_mode_set()
1330 priv->io_base + _REG(ENCP_VIDEO_FILT_CTRL)); in meson_venc_hdmi_mode_set()
1334 + _REG(ENCP_VIDEO_OFLD_VOAV_OFST)); in meson_venc_hdmi_mode_set()
1336 priv->io_base + _REG(ENCP_VIDEO_YFP1_HTIME)); in meson_venc_hdmi_mode_set()
1338 priv->io_base + _REG(ENCP_VIDEO_YFP2_HTIME)); in meson_venc_hdmi_mode_set()
1340 priv->io_base + _REG(ENCP_VIDEO_MAX_PXCNT)); in meson_venc_hdmi_mode_set()
1342 priv->io_base + _REG(ENCP_VIDEO_HSPULS_BEGIN)); in meson_venc_hdmi_mode_set()
1344 priv->io_base + _REG(ENCP_VIDEO_HSPULS_END)); in meson_venc_hdmi_mode_set()
1346 priv->io_base + _REG(ENCP_VIDEO_HSPULS_SWITCH)); in meson_venc_hdmi_mode_set()
1348 priv->io_base + _REG(ENCP_VIDEO_VSPULS_BEGIN)); in meson_venc_hdmi_mode_set()
1350 priv->io_base + _REG(ENCP_VIDEO_VSPULS_END)); in meson_venc_hdmi_mode_set()
1352 priv->io_base + _REG(ENCP_VIDEO_VSPULS_BLINE)); in meson_venc_hdmi_mode_set()
1354 priv->io_base + _REG(ENCP_VIDEO_VSPULS_ELINE)); in meson_venc_hdmi_mode_set()
1357 priv->io_base + _REG(ENCP_VIDEO_EQPULS_BEGIN)); in meson_venc_hdmi_mode_set()
1360 priv->io_base + _REG(ENCP_VIDEO_EQPULS_END)); in meson_venc_hdmi_mode_set()
1363 priv->io_base + _REG(ENCP_VIDEO_EQPULS_BLINE)); in meson_venc_hdmi_mode_set()
1366 priv->io_base + _REG(ENCP_VIDEO_EQPULS_ELINE)); in meson_venc_hdmi_mode_set()
1368 priv->io_base + _REG(ENCP_VIDEO_HAVON_BEGIN)); in meson_venc_hdmi_mode_set()
1370 priv->io_base + _REG(ENCP_VIDEO_HAVON_END)); in meson_venc_hdmi_mode_set()
1372 priv->io_base + _REG(ENCP_VIDEO_VAVON_BLINE)); in meson_venc_hdmi_mode_set()
1374 priv->io_base + _REG(ENCP_VIDEO_VAVON_ELINE)); in meson_venc_hdmi_mode_set()
1376 priv->io_base + _REG(ENCP_VIDEO_HSO_BEGIN)); in meson_venc_hdmi_mode_set()
1378 priv->io_base + _REG(ENCP_VIDEO_HSO_END)); in meson_venc_hdmi_mode_set()
1380 priv->io_base + _REG(ENCP_VIDEO_VSO_BEGIN)); in meson_venc_hdmi_mode_set()
1382 priv->io_base + _REG(ENCP_VIDEO_VSO_END)); in meson_venc_hdmi_mode_set()
1384 priv->io_base + _REG(ENCP_VIDEO_VSO_BLINE)); in meson_venc_hdmi_mode_set()
1387 priv->io_base + _REG(ENCP_VIDEO_VSO_ELINE)); in meson_venc_hdmi_mode_set()
1390 priv->io_base + _REG(ENCP_VIDEO_SY_VAL)); in meson_venc_hdmi_mode_set()
1393 priv->io_base + _REG(ENCP_VIDEO_SY2_VAL)); in meson_venc_hdmi_mode_set()
1395 priv->io_base + _REG(ENCP_VIDEO_MAX_LNCNT)); in meson_venc_hdmi_mode_set()
1397 writel_relaxed(1, priv->io_base + _REG(ENCP_VIDEO_EN)); in meson_venc_hdmi_mode_set()
1402 priv->io_base + _REG(ENCP_VIDEO_MODE)); in meson_venc_hdmi_mode_set()
1406 _REG(ENCP_VIDEO_HAVON_BEGIN)) in meson_venc_hdmi_mode_set()
1413 priv->io_base + _REG(ENCP_DE_H_BEGIN)); in meson_venc_hdmi_mode_set()
1415 priv->io_base + _REG(ENCP_DE_H_END)); in meson_venc_hdmi_mode_set()
1419 + _REG(ENCP_VIDEO_VAVON_BLINE)); in meson_venc_hdmi_mode_set()
1427 priv->io_base + _REG(ENCP_DE_V_BEGIN_EVEN)); in meson_venc_hdmi_mode_set()
1429 priv->io_base + _REG(ENCP_DE_V_END_EVEN)); in meson_venc_hdmi_mode_set()
1435 _REG(ENCP_VIDEO_OFLD_VOAV_OFST)); in meson_venc_hdmi_mode_set()
1442 priv->io_base + _REG(ENCP_DE_V_BEGIN_ODD)); in meson_venc_hdmi_mode_set()
1444 priv->io_base + _REG(ENCP_DE_V_END_ODD)); in meson_venc_hdmi_mode_set()
1463 priv->io_base + _REG(ENCP_DVI_HSO_BEGIN)); in meson_venc_hdmi_mode_set()
1465 priv->io_base + _REG(ENCP_DVI_HSO_END)); in meson_venc_hdmi_mode_set()
1485 priv->io_base + _REG(ENCP_DVI_VSO_BLINE_EVN)); in meson_venc_hdmi_mode_set()
1487 priv->io_base + _REG(ENCP_DVI_VSO_ELINE_EVN)); in meson_venc_hdmi_mode_set()
1491 priv->io_base + _REG(ENCP_DVI_VSO_BEGIN_EVN)); in meson_venc_hdmi_mode_set()
1493 priv->io_base + _REG(ENCP_DVI_VSO_END_EVN)); in meson_venc_hdmi_mode_set()
1507 priv->io_base + _REG(ENCP_DVI_VSO_BLINE_ODD)); in meson_venc_hdmi_mode_set()
1509 priv->io_base + _REG(ENCP_DVI_VSO_ELINE_ODD)); in meson_venc_hdmi_mode_set()
1511 priv->io_base + _REG(ENCP_DVI_VSO_BEGIN_ODD)); in meson_venc_hdmi_mode_set()
1513 priv->io_base + _REG(ENCP_DVI_VSO_END_ODD)); in meson_venc_hdmi_mode_set()
1552 writel_relaxed(reg, priv->io_base + _REG(VPU_HDMI_SETTING)); in meson_venc_hdmi_mode_set()
1588 priv->io_base + _REG(L_GAMMA_CNTL_PORT)); in meson_encl_set_gamma_table()
1590 ret = readl_relaxed_poll_timeout(priv->io_base + _REG(L_GAMMA_CNTL_PORT), in meson_encl_set_gamma_table()
1597 priv->io_base + _REG(L_GAMMA_ADDR_PORT)); in meson_encl_set_gamma_table()
1600 ret = readl_relaxed_poll_timeout(priv->io_base + _REG(L_GAMMA_CNTL_PORT), in meson_encl_set_gamma_table()
1606 writel_relaxed(data[i], priv->io_base + _REG(L_GAMMA_DATA_PORT)); in meson_encl_set_gamma_table()
1609 ret = readl_relaxed_poll_timeout(priv->io_base + _REG(L_GAMMA_CNTL_PORT), in meson_encl_set_gamma_table()
1616 priv->io_base + _REG(L_GAMMA_ADDR_PORT)); in meson_encl_set_gamma_table()
1626 priv->io_base + _REG(L_GAMMA_CNTL_PORT)); in meson_encl_load_gamma()
1660 writel_relaxed(0, priv->io_base + _REG(ENCL_VIDEO_EN)); in meson_venc_mipi_dsi_mode_set()
1662 writel_relaxed(ENCL_PX_LN_CNT_SHADOW_EN, priv->io_base + _REG(ENCL_VIDEO_MODE)); in meson_venc_mipi_dsi_mode_set()
1665 ENCL_SEL_GAMMA_RGB_IN, priv->io_base + _REG(ENCL_VIDEO_MODE_ADV)); in meson_venc_mipi_dsi_mode_set()
1668 priv->io_base + _REG(ENCL_VIDEO_FILT_CTRL)); in meson_venc_mipi_dsi_mode_set()
1669 writel_relaxed(max_pxcnt, priv->io_base + _REG(ENCL_VIDEO_MAX_PXCNT)); in meson_venc_mipi_dsi_mode_set()
1670 writel_relaxed(max_lncnt, priv->io_base + _REG(ENCL_VIDEO_MAX_LNCNT)); in meson_venc_mipi_dsi_mode_set()
1671 writel_relaxed(havon_begin, priv->io_base + _REG(ENCL_VIDEO_HAVON_BEGIN)); in meson_venc_mipi_dsi_mode_set()
1672 writel_relaxed(havon_end, priv->io_base + _REG(ENCL_VIDEO_HAVON_END)); in meson_venc_mipi_dsi_mode_set()
1673 writel_relaxed(vavon_bline, priv->io_base + _REG(ENCL_VIDEO_VAVON_BLINE)); in meson_venc_mipi_dsi_mode_set()
1674 writel_relaxed(vavon_eline, priv->io_base + _REG(ENCL_VIDEO_VAVON_ELINE)); in meson_venc_mipi_dsi_mode_set()
1676 writel_relaxed(hso_begin, priv->io_base + _REG(ENCL_VIDEO_HSO_BEGIN)); in meson_venc_mipi_dsi_mode_set()
1677 writel_relaxed(hso_end, priv->io_base + _REG(ENCL_VIDEO_HSO_END)); in meson_venc_mipi_dsi_mode_set()
1678 writel_relaxed(vso_begin, priv->io_base + _REG(ENCL_VIDEO_VSO_BEGIN)); in meson_venc_mipi_dsi_mode_set()
1679 writel_relaxed(vso_end, priv->io_base + _REG(ENCL_VIDEO_VSO_END)); in meson_venc_mipi_dsi_mode_set()
1680 writel_relaxed(vso_bline, priv->io_base + _REG(ENCL_VIDEO_VSO_BLINE)); in meson_venc_mipi_dsi_mode_set()
1681 writel_relaxed(vso_eline, priv->io_base + _REG(ENCL_VIDEO_VSO_ELINE)); in meson_venc_mipi_dsi_mode_set()
1683 priv->io_base + _REG(ENCL_VIDEO_RGBIN_CTRL)); in meson_venc_mipi_dsi_mode_set()
1686 writel_relaxed(0, priv->io_base + _REG(ENCL_TST_MDSEL)); in meson_venc_mipi_dsi_mode_set()
1687 writel_relaxed(0, priv->io_base + _REG(ENCL_TST_Y)); in meson_venc_mipi_dsi_mode_set()
1688 writel_relaxed(0, priv->io_base + _REG(ENCL_TST_CB)); in meson_venc_mipi_dsi_mode_set()
1689 writel_relaxed(0, priv->io_base + _REG(ENCL_TST_CR)); in meson_venc_mipi_dsi_mode_set()
1690 writel_relaxed(1, priv->io_base + _REG(ENCL_TST_EN)); in meson_venc_mipi_dsi_mode_set()
1692 priv->io_base + _REG(ENCL_VIDEO_MODE_ADV)); in meson_venc_mipi_dsi_mode_set()
1694 writel_relaxed(1, priv->io_base + _REG(ENCL_VIDEO_EN)); in meson_venc_mipi_dsi_mode_set()
1696 writel_relaxed(0, priv->io_base + _REG(L_RGB_BASE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1697 writel_relaxed(0x400, priv->io_base + _REG(L_RGB_COEFF_ADDR)); /* Magic value */ in meson_venc_mipi_dsi_mode_set()
1699 writel_relaxed(L_DITH_CNTL_DITH10_EN, priv->io_base + _REG(L_DITH_CNTL_ADDR)); in meson_venc_mipi_dsi_mode_set()
1702 writel_relaxed(havon_begin, priv->io_base + _REG(L_OEH_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1703 writel_relaxed(havon_end + 1, priv->io_base + _REG(L_OEH_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1704 writel_relaxed(vavon_bline, priv->io_base + _REG(L_OEH_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1705 writel_relaxed(vavon_eline, priv->io_base + _REG(L_OEH_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1708 writel_relaxed(havon_begin, priv->io_base + _REG(L_OEV1_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1709 writel_relaxed(havon_end + 1, priv->io_base + _REG(L_OEV1_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1710 writel_relaxed(vavon_bline, priv->io_base + _REG(L_OEV1_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1711 writel_relaxed(vavon_eline, priv->io_base + _REG(L_OEV1_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1715 writel_relaxed(hso_begin, priv->io_base + _REG(L_STH1_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1716 writel_relaxed(hso_end, priv->io_base + _REG(L_STH1_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1718 writel_relaxed(hso_end, priv->io_base + _REG(L_STH1_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1719 writel_relaxed(hso_begin, priv->io_base + _REG(L_STH1_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1721 writel_relaxed(0, priv->io_base + _REG(L_STH1_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1722 writel_relaxed(max_lncnt, priv->io_base + _REG(L_STH1_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1725 writel_relaxed(vso_begin, priv->io_base + _REG(L_STV1_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1726 writel_relaxed(vso_end, priv->io_base + _REG(L_STV1_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1728 writel_relaxed(vso_bline, priv->io_base + _REG(L_STV1_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1729 writel_relaxed(vso_eline, priv->io_base + _REG(L_STV1_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1731 writel_relaxed(vso_eline, priv->io_base + _REG(L_STV1_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1732 writel_relaxed(vso_bline, priv->io_base + _REG(L_STV1_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1736 writel_relaxed(havon_begin, priv->io_base + _REG(L_DE_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1737 writel_relaxed(havon_end + 1, priv->io_base + _REG(L_DE_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1738 writel_relaxed(vavon_bline, priv->io_base + _REG(L_DE_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1739 writel_relaxed(vavon_eline, priv->io_base + _REG(L_DE_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1742 writel_relaxed(hso_begin, priv->io_base + _REG(L_HSYNC_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1743 writel_relaxed(hso_end, priv->io_base + _REG(L_HSYNC_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1744 writel_relaxed(0, priv->io_base + _REG(L_HSYNC_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1745 writel_relaxed(max_lncnt, priv->io_base + _REG(L_HSYNC_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1748 writel_relaxed(vso_begin, priv->io_base + _REG(L_VSYNC_HS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1749 writel_relaxed(vso_end, priv->io_base + _REG(L_VSYNC_HE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1750 writel_relaxed(vso_bline, priv->io_base + _REG(L_VSYNC_VS_ADDR)); in meson_venc_mipi_dsi_mode_set()
1751 writel_relaxed(vso_eline, priv->io_base + _REG(L_VSYNC_VE_ADDR)); in meson_venc_mipi_dsi_mode_set()
1753 writel_relaxed(0, priv->io_base + _REG(L_INV_CNT_ADDR)); in meson_venc_mipi_dsi_mode_set()
1755 priv->io_base + _REG(L_TCON_MISC_SEL_ADDR)); in meson_venc_mipi_dsi_mode_set()
1771 priv->io_base + _REG(ENCI_CFILT_CTRL)); in meson_venci_cvbs_mode_set()
1774 priv->io_base + _REG(ENCI_CFILT_CTRL2)); in meson_venci_cvbs_mode_set()
1777 writel_relaxed(0, priv->io_base + _REG(VENC_DVI_SETTING)); in meson_venci_cvbs_mode_set()
1780 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_MODE)); in meson_venci_cvbs_mode_set()
1781 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_MODE_ADV)); in meson_venci_cvbs_mode_set()
1785 priv->io_base + _REG(ENCI_SYNC_HSO_BEGIN)); in meson_venci_cvbs_mode_set()
1787 priv->io_base + _REG(ENCI_SYNC_HSO_END)); in meson_venci_cvbs_mode_set()
1791 priv->io_base + _REG(ENCI_SYNC_VSO_EVNLN)); in meson_venci_cvbs_mode_set()
1793 priv->io_base + _REG(ENCI_SYNC_VSO_ODDLN)); in meson_venci_cvbs_mode_set()
1798 priv->io_base + _REG(ENCI_MACV_MAX_AMP)); in meson_venci_cvbs_mode_set()
1802 priv->io_base + _REG(VENC_VIDEO_PROG_MODE)); in meson_venci_cvbs_mode_set()
1804 priv->io_base + _REG(ENCI_VIDEO_MODE)); in meson_venci_cvbs_mode_set()
1818 priv->io_base + _REG(ENCI_VIDEO_MODE_ADV)); in meson_venci_cvbs_mode_set()
1820 writel(mode->sch_adjust, priv->io_base + _REG(ENCI_VIDEO_SCH)); in meson_venci_cvbs_mode_set()
1823 writel_relaxed(0x07, priv->io_base + _REG(ENCI_SYNC_MODE)); in meson_venci_cvbs_mode_set()
1826 writel_relaxed(mode->yc_delay, priv->io_base + _REG(ENCI_YC_DELAY)); in meson_venci_cvbs_mode_set()
1830 priv->io_base + _REG(ENCI_VFIFO2VD_PIXEL_START)); in meson_venci_cvbs_mode_set()
1832 priv->io_base + _REG(ENCI_VFIFO2VD_PIXEL_END)); in meson_venci_cvbs_mode_set()
1835 priv->io_base + _REG(ENCI_VFIFO2VD_LINE_TOP_START)); in meson_venci_cvbs_mode_set()
1837 priv->io_base + _REG(ENCI_VFIFO2VD_LINE_TOP_END)); in meson_venci_cvbs_mode_set()
1840 priv->io_base + _REG(ENCI_VFIFO2VD_LINE_BOT_START)); in meson_venci_cvbs_mode_set()
1842 priv->io_base + _REG(ENCI_VFIFO2VD_LINE_BOT_END)); in meson_venci_cvbs_mode_set()
1845 writel_relaxed(0, priv->io_base + _REG(VENC_SYNC_ROUTE)); in meson_venci_cvbs_mode_set()
1848 writel_relaxed(0, priv->io_base + _REG(ENCI_DBG_PX_RST)); in meson_venci_cvbs_mode_set()
1860 priv->io_base + _REG(ENCI_VFIFO2VD_CTL)); in meson_venci_cvbs_mode_set()
1863 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_SETTING)); in meson_venci_cvbs_mode_set()
1879 priv->io_base + _REG(VENC_UPSAMPLE_CTRL0)); in meson_venci_cvbs_mode_set()
1886 priv->io_base + _REG(VENC_UPSAMPLE_CTRL1)); in meson_venci_cvbs_mode_set()
1893 priv->io_base + _REG(VENC_UPSAMPLE_CTRL2)); in meson_venci_cvbs_mode_set()
1896 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL0)); in meson_venci_cvbs_mode_set()
1897 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL1)); in meson_venci_cvbs_mode_set()
1898 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL2)); in meson_venci_cvbs_mode_set()
1899 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL3)); in meson_venci_cvbs_mode_set()
1900 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL4)); in meson_venci_cvbs_mode_set()
1901 writel_relaxed(0, priv->io_base + _REG(VENC_VDAC_DACSEL5)); in meson_venci_cvbs_mode_set()
1908 priv->io_base + _REG(VENC_VDAC_FIFO_CTRL)); in meson_venci_cvbs_mode_set()
1911 writel_relaxed(0x11, priv->io_base + _REG(ENCI_DACSEL_0)); in meson_venci_cvbs_mode_set()
1912 writel_relaxed(0x11, priv->io_base + _REG(ENCI_DACSEL_1)); in meson_venci_cvbs_mode_set()
1916 priv->io_base + _REG(ENCI_VIDEO_EN)); in meson_venci_cvbs_mode_set()
1920 priv->io_base + _REG(ENCI_VIDEO_SAT)); in meson_venci_cvbs_mode_set()
1922 priv->io_base + _REG(ENCI_VIDEO_CONT)); in meson_venci_cvbs_mode_set()
1924 priv->io_base + _REG(ENCI_VIDEO_BRIGHT)); in meson_venci_cvbs_mode_set()
1926 priv->io_base + _REG(ENCI_VIDEO_HUE)); in meson_venci_cvbs_mode_set()
1930 priv->io_base + _REG(VENC_VDAC_DAC0_FILT_CTRL0)); in meson_venci_cvbs_mode_set()
1931 writel_relaxed(0xfc48, priv->io_base + _REG(VENC_VDAC_DAC0_FILT_CTRL1)); in meson_venci_cvbs_mode_set()
1934 writel_relaxed(0, priv->io_base + _REG(ENCI_MACV_N0)); in meson_venci_cvbs_mode_set()
1938 priv->io_base + _REG(ENCI_SYNC_ADJ)); in meson_venci_cvbs_mode_set()
1946 return readl_relaxed(priv->io_base + _REG(ENCI_INFO_READ)) & BIT(29); in meson_venci_get_field()
1954 priv->io_base + _REG(VENC_INTCTRL)); in meson_venc_enable_vsync()
1958 priv->io_base + _REG(VENC_INTCTRL)); in meson_venc_enable_vsync()
1966 writel_relaxed(0, priv->io_base + _REG(VENC_INTCTRL)); in meson_venc_disable_vsync()
1981 writel_relaxed(0xff, priv->io_base + _REG(VENC_VDAC_SETTING)); in meson_venc_init()
1989 priv->io_base + _REG(VPU_HDMI_SETTING)); in meson_venc_init()
1992 writel_relaxed(0, priv->io_base + _REG(ENCI_VIDEO_EN)); in meson_venc_init()
1993 writel_relaxed(0, priv->io_base + _REG(ENCP_VIDEO_EN)); in meson_venc_init()
1994 writel_relaxed(0, priv->io_base + _REG(ENCL_VIDEO_EN)); in meson_venc_init()