Lines Matching defs:dw_edma_v0_regs
107 struct dw_edma_v0_regs { struct
109 u32 ctrl_data_arb_prior; /* 0x0000 */
110 u32 padding_1; /* 0x0004 */
111 u32 ctrl; /* 0x0008 */
112 u32 wr_engine_en; /* 0x000c */
113 u32 wr_doorbell; /* 0x0010 */
114 u32 padding_2; /* 0x0014 */
115 union {
121 } wr_ch_arb_weight;
122 u32 padding_3[3]; /* 0x0020..0x0028 */
123 u32 rd_engine_en; /* 0x002c */
124 u32 rd_doorbell; /* 0x0030 */
125 u32 padding_4; /* 0x0034 */
126 union {
132 } rd_ch_arb_weight;
133 u32 padding_5[3]; /* 0x0040..0x0048 */
135 u32 wr_int_status; /* 0x004c */
136 u32 padding_6; /* 0x0050 */
137 u32 wr_int_mask; /* 0x0054 */
138 u32 wr_int_clear; /* 0x0058 */
139 u32 wr_err_status; /* 0x005c */
140 union {
146 } wr_done_imwr;
147 union {
153 } wr_abort_imwr;
154 u32 wr_ch01_imwr_data; /* 0x0070 */
155 u32 wr_ch23_imwr_data; /* 0x0074 */
156 u32 wr_ch45_imwr_data; /* 0x0078 */
157 u32 wr_ch67_imwr_data; /* 0x007c */
158 u32 padding_7[4]; /* 0x0080..0x008c */
159 u32 wr_linked_list_err_en; /* 0x0090 */
160 u32 padding_8[3]; /* 0x0094..0x009c */
161 u32 rd_int_status; /* 0x00a0 */
162 u32 padding_9; /* 0x00a4 */
163 u32 rd_int_mask; /* 0x00a8 */
164 u32 rd_int_clear; /* 0x00ac */
165 u32 padding_10; /* 0x00b0 */
166 union {
172 } rd_err_status;
173 u32 padding_11[2]; /* 0x00bc..0x00c0 */
174 u32 rd_linked_list_err_en; /* 0x00c4 */
175 u32 padding_12; /* 0x00c8 */
176 union {
182 } rd_done_imwr;
183 union {
189 } rd_abort_imwr;
190 u32 rd_ch01_imwr_data; /* 0x00dc */
191 u32 rd_ch23_imwr_data; /* 0x00e0 */
192 u32 rd_ch45_imwr_data; /* 0x00e4 */
193 u32 rd_ch67_imwr_data; /* 0x00e8 */
194 u32 padding_13[4]; /* 0x00ec..0x00f8 */
196 union dw_edma_v0_type {
199 } type;