clk/tegra/clk-tegra124.c

207 	{ 12000000, 600000000, 100, 1, 2, 0 },
208 	{ 13000000, 600000000,  92, 1, 2, 0 }, /* actual: 598.0 MHz */
209 	{ 16800000, 600000000,  71, 1, 2, 0 }, /* actual: 596.4 MHz */
210 	{ 19200000, 600000000,  62, 1, 2, 0 }, /* actual: 595.2 MHz */
211 	{ 26000000, 600000000,  92, 2, 2, 0 }, /* actual: 598.0 MHz */
220 	.vco_min = 600000000,
261 	{ 12000000, 600000000, 100, 1, 2, 0 },
262 	{ 13000000, 600000000,  92, 1, 2, 0 }, /* actual: 598.0 MHz */
263 	{ 16800000, 600000000,  71, 1, 2, 0 }, /* actual: 596.4 MHz */
264 	{ 19200000, 600000000,  62, 1, 2, 0 }, /* actual: 595.2 MHz */
265 	{ 26000000, 600000000,  92, 2, 2, 0 }, /* actual: 598.0 MHz */
274 	.vco_min = 600000000,
296 	.vco_min = 600000000,
342 	{ 12000000, 600000000, 100, 1, 2, 0 },
343 	{ 13000000, 600000000,  92, 1, 2, 0 }, /* actual: 598.0 MHz */
344 	{ 16800000, 600000000,  71, 1, 2, 0 }, /* actual: 596.4 MHz */
345 	{ 19200000, 600000000,  62, 1, 2, 0 }, /* actual: 595.2 MHz */
346 	{ 26000000, 600000000,  92, 2, 2, 0 }, /* actual: 598.0 MHz */
355 	.vco_min = 600000000,
515 	.vco_max = 600000000,
652 	.vco_min = 600000000,
672 	{ 12000000, 600000000, 100, 1, 2, 0 },
673 	{ 13000000, 600000000,  92, 1, 2, 0 }, /* actual: 598.0 MHz */
674 	{ 16800000, 600000000,  71, 1, 2, 0 }, /* actual: 596.4 MHz */
675 	{ 19200000, 600000000,  62, 1, 2, 0 }, /* actual: 595.2 MHz */
676 	{ 26000000, 600000000,  92, 2, 2, 0 }, /* actual: 598.0 MHz */
685 	.vco_min = 600000000,
1302 	{ TEGRA124_CLK_VDE, TEGRA124_CLK_PLL_C3, 600000000, 0 },