Lines Matching +full:clkr +full:- +full:- +full:-
1 // SPDX-License-Identifier: GPL-2.0-only
3 * Copyright (c) 2014-2015, The Linux Foundation. All rights reserved.
6 #include <linux/clk-provider.h>
11 #include <linux/reset-controller.h>
13 #include <dt-bindings/clock/qcom,mmcc-apq8084.h>
14 #include <dt-bindings/reset/qcom,mmcc-apq8084.h>
17 #include "clk-regmap.h"
18 #include "clk-pll.h"
19 #include "clk-rcg.h"
20 #include "clk-branch.h"
51 .clkr.hw.init = &(struct clk_init_data){
67 &mmpll0.clkr.hw
82 .clkr.hw.init = &(struct clk_init_data){
98 &mmpll1.clkr.hw
112 .clkr.hw.init = &(struct clk_init_data){
130 .clkr.hw.init = &(struct clk_init_data){
147 .clkr.hw.init = &(struct clk_init_data){
202 { .hw = &mmpll2.clkr.hw },
218 { .hw = &mmpll3.clkr.hw },
285 { .hw = &mmpll0.clkr.hw },
286 { .hw = &mmpll1.clkr.hw },
287 { .hw = &mmpll4.clkr.hw },
302 { .hw = &mmpll0.clkr.hw },
303 { .hw = &mmpll1.clkr.hw },
304 { .hw = &mmpll4.clkr.hw },
321 { .hw = &mmpll0.clkr.hw },
322 { .hw = &mmpll1.clkr.hw },
323 { .hw = &mmpll4.clkr.hw },
333 .clkr.hw.init = &(struct clk_init_data){
359 .clkr.hw.init = &(struct clk_init_data){
384 .clkr.hw.init = &(struct clk_init_data){
403 .clkr.hw.init = &(struct clk_init_data){
416 .clkr.hw.init = &(struct clk_init_data){
429 .clkr.hw.init = &(struct clk_init_data){
442 .clkr.hw.init = &(struct clk_init_data){
472 .clkr.hw.init = &(struct clk_init_data){
485 .clkr.hw.init = &(struct clk_init_data){
513 .clkr.hw.init = &(struct clk_init_data){
525 .clkr.hw.init = &(struct clk_init_data){
548 .clkr.hw.init = &(struct clk_init_data){
561 .clkr.hw.init = &(struct clk_init_data){
574 .clkr.hw.init = &(struct clk_init_data){
587 .clkr.hw.init = &(struct clk_init_data){
601 .clkr.hw.init = &(struct clk_init_data){
626 .clkr.hw.init = &(struct clk_init_data){
645 .clkr.hw.init = &(struct clk_init_data){
664 .clkr.hw.init = &(struct clk_init_data){
688 .clkr.hw.init = &(struct clk_init_data){
702 .clkr.hw.init = &(struct clk_init_data){
730 .clkr.hw.init = &(struct clk_init_data){
744 .clkr.hw.init = &(struct clk_init_data){
758 .clkr.hw.init = &(struct clk_init_data){
772 .clkr.hw.init = &(struct clk_init_data){
791 .clkr.hw.init = &(struct clk_init_data){
804 .clkr.hw.init = &(struct clk_init_data){
817 .clkr.hw.init = &(struct clk_init_data){
840 .clkr.hw.init = &(struct clk_init_data){
852 .clkr.hw.init = &(struct clk_init_data){
865 .clkr.hw.init = &(struct clk_init_data){
884 .clkr.hw.init = &(struct clk_init_data){
903 .clkr.hw.init = &(struct clk_init_data){
923 .clkr.hw.init = &(struct clk_init_data){
941 .clkr.hw.init = &(struct clk_init_data){
954 .clkr.hw.init = &(struct clk_init_data){
972 .clkr.hw.init = &(struct clk_init_data){
991 .clkr.hw.init = &(struct clk_init_data){
1009 .clkr.hw.init = &(struct clk_init_data){
1027 .clkr.hw.init = &(struct clk_init_data){
1045 .clkr.hw.init = &(struct clk_init_data){
1068 .clkr.hw.init = &(struct clk_init_data){
1090 .clkr.hw.init = &(struct clk_init_data){
1109 .clkr.hw.init = &(struct clk_init_data){
1119 .clkr = {
1136 .clkr = {
1153 .clkr = {
1159 &mmss_ahb_clk_src.clkr.hw
1170 .clkr = {
1176 &edppixel_clk_src.clkr.hw
1187 .clkr = {
1193 &extpclk_clk_src.clkr.hw
1204 .clkr = {
1210 &pclk0_clk_src.clkr.hw
1221 .clkr = {
1227 &pclk1_clk_src.clkr.hw
1238 .clkr = {
1244 &vp_clk_src.clkr.hw
1255 .clkr = {
1261 &mmss_ahb_clk_src.clkr.hw
1272 .clkr = {
1278 &mmss_ahb_clk_src.clkr.hw
1288 .clkr = {
1294 &cci_clk_src.clkr.hw
1305 .clkr = {
1311 &mmss_ahb_clk_src.clkr.hw
1321 .clkr = {
1327 &csi0_clk_src.clkr.hw
1338 .clkr = {
1344 &csi0_clk_src.clkr.hw
1355 .clkr = {
1361 &csi0_clk_src.clkr.hw
1372 .clkr = {
1378 &csi0_clk_src.clkr.hw
1389 .clkr = {
1395 &mmss_ahb_clk_src.clkr.hw
1406 .clkr = {
1412 &csi1_clk_src.clkr.hw
1423 .clkr = {
1429 &csi1_clk_src.clkr.hw
1440 .clkr = {
1446 &csi1_clk_src.clkr.hw
1457 .clkr = {
1463 &csi1_clk_src.clkr.hw
1474 .clkr = {
1480 &mmss_ahb_clk_src.clkr.hw
1490 .clkr = {
1496 &csi2_clk_src.clkr.hw
1507 .clkr = {
1513 &csi2_clk_src.clkr.hw
1524 .clkr = {
1530 &csi2_clk_src.clkr.hw
1541 .clkr = {
1547 &csi2_clk_src.clkr.hw
1558 .clkr = {
1564 &mmss_ahb_clk_src.clkr.hw
1574 .clkr = {
1580 &csi3_clk_src.clkr.hw
1591 .clkr = {
1597 &csi3_clk_src.clkr.hw
1608 .clkr = {
1614 &csi3_clk_src.clkr.hw
1625 .clkr = {
1631 &csi3_clk_src.clkr.hw
1642 .clkr = {
1648 &vfe0_clk_src.clkr.hw
1659 .clkr = {
1665 &vfe1_clk_src.clkr.hw
1676 .clkr = {
1682 &camss_gp0_clk_src.clkr.hw
1693 .clkr = {
1699 &camss_gp1_clk_src.clkr.hw
1710 .clkr = {
1716 &mmss_ahb_clk_src.clkr.hw
1727 .clkr = {
1733 &jpeg0_clk_src.clkr.hw
1744 .clkr = {
1750 &jpeg1_clk_src.clkr.hw
1761 .clkr = {
1767 &jpeg2_clk_src.clkr.hw
1778 .clkr = {
1784 &mmss_ahb_clk_src.clkr.hw
1794 .clkr = {
1800 &mmss_axi_clk_src.clkr.hw
1810 .clkr = {
1816 &mclk0_clk_src.clkr.hw
1827 .clkr = {
1833 &mclk1_clk_src.clkr.hw
1844 .clkr = {
1850 &mclk2_clk_src.clkr.hw
1861 .clkr = {
1867 &mclk3_clk_src.clkr.hw
1878 .clkr = {
1884 &mmss_ahb_clk_src.clkr.hw
1894 .clkr = {
1900 &csi0phytimer_clk_src.clkr.hw
1911 .clkr = {
1917 &csi1phytimer_clk_src.clkr.hw
1928 .clkr = {
1934 &csi2phytimer_clk_src.clkr.hw
1945 .clkr = {
1951 &mmss_ahb_clk_src.clkr.hw
1962 .clkr = {
1968 &mmss_ahb_clk_src.clkr.hw
1979 .clkr = {
1985 &cpp_clk_src.clkr.hw
1996 .clkr = {
2002 &vfe0_clk_src.clkr.hw
2013 .clkr = {
2019 &vfe1_clk_src.clkr.hw
2030 .clkr = {
2036 &mmss_ahb_clk_src.clkr.hw
2047 .clkr = {
2053 &mmss_axi_clk_src.clkr.hw
2064 .clkr = {
2070 &mmss_ahb_clk_src.clkr.hw
2081 .clkr = {
2087 &mmss_axi_clk_src.clkr.hw
2098 .clkr = {
2104 &byte0_clk_src.clkr.hw
2115 .clkr = {
2121 &byte1_clk_src.clkr.hw
2132 .clkr = {
2138 &edpaux_clk_src.clkr.hw
2149 .clkr = {
2155 &edplink_clk_src.clkr.hw
2166 .clkr = {
2172 &edppixel_clk_src.clkr.hw
2183 .clkr = {
2189 &esc0_clk_src.clkr.hw
2200 .clkr = {
2206 &esc1_clk_src.clkr.hw
2217 .clkr = {
2223 &extpclk_clk_src.clkr.hw
2234 .clkr = {
2240 &mmss_ahb_clk_src.clkr.hw
2251 .clkr = {
2257 &hdmi_clk_src.clkr.hw
2268 .clkr = {
2274 &mdp_clk_src.clkr.hw
2285 .clkr = {
2291 &mdp_clk_src.clkr.hw
2302 .clkr = {
2308 &pclk0_clk_src.clkr.hw
2319 .clkr = {
2325 &pclk1_clk_src.clkr.hw
2336 .clkr = {
2342 &vsync_clk_src.clkr.hw
2353 .clkr = {
2359 &mmss_ahb_clk_src.clkr.hw
2370 .clkr = {
2376 &rbcpr_clk_src.clkr.hw
2387 .clkr = {
2393 &mmss_ahb_clk_src.clkr.hw
2404 .clkr = {
2410 &mmss_ahb_clk_src.clkr.hw
2421 .clkr = {
2427 &mmss_ahb_clk_src.clkr.hw
2438 .clkr = {
2444 &mmss_axi_clk_src.clkr.hw
2455 .clkr = {
2461 &mmss_axi_clk_src.clkr.hw
2472 .clkr = {
2478 &mmss_ahb_clk_src.clkr.hw
2489 .clkr = {
2495 &ocmemnoc_clk_src.clkr.hw
2506 .clkr = {
2512 &gfx3d_clk_src.clkr.hw
2523 .clkr = {
2529 &gfx3d_clk_src.clkr.hw
2540 .clkr = {
2546 &rbbmtimer_clk_src.clkr.hw
2557 .clkr = {
2563 &mmss_ahb_clk_src.clkr.hw
2574 .clkr = {
2580 &mmss_ahb_clk_src.clkr.hw
2591 .clkr = {
2597 &mmss_axi_clk_src.clkr.hw
2608 .clkr = {
2614 &vcodec0_clk_src.clkr.hw
2625 .clkr = {
2631 &vcodec0_clk_src.clkr.hw
2642 .clkr = {
2648 &ocmemnoc_clk_src.clkr.hw
2659 .clkr = {
2665 &vcodec0_clk_src.clkr.hw
2676 .clkr = {
2682 &mmss_ahb_clk_src.clkr.hw
2693 .clkr = {
2699 &mmss_axi_clk_src.clkr.hw
2710 .clkr = {
2716 &vpu_bus_clk_src.clkr.hw
2727 .clkr = {
2744 .clkr = {
2750 &maple_clk_src.clkr.hw
2761 .clkr = {
2778 .clkr = {
2784 &vdp_clk_src.clkr.hw
2893 [MMSS_AHB_CLK_SRC] = &mmss_ahb_clk_src.clkr,
2894 [MMSS_AXI_CLK_SRC] = &mmss_axi_clk_src.clkr,
2895 [MMPLL0] = &mmpll0.clkr,
2897 [MMPLL1] = &mmpll1.clkr,
2899 [MMPLL2] = &mmpll2.clkr,
2900 [MMPLL3] = &mmpll3.clkr,
2901 [MMPLL4] = &mmpll4.clkr,
2902 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
2903 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
2904 [CSI2_CLK_SRC] = &csi2_clk_src.clkr,
2905 [CSI3_CLK_SRC] = &csi3_clk_src.clkr,
2906 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
2907 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
2908 [VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
2909 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
2910 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
2911 [PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
2912 [OCMEMNOC_CLK_SRC] = &ocmemnoc_clk_src.clkr,
2913 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
2914 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
2915 [JPEG1_CLK_SRC] = &jpeg1_clk_src.clkr,
2916 [JPEG2_CLK_SRC] = &jpeg2_clk_src.clkr,
2917 [EDPPIXEL_CLK_SRC] = &edppixel_clk_src.clkr,
2918 [EXTPCLK_CLK_SRC] = &extpclk_clk_src.clkr,
2919 [VP_CLK_SRC] = &vp_clk_src.clkr,
2920 [CCI_CLK_SRC] = &cci_clk_src.clkr,
2921 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
2922 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
2923 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
2924 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
2925 [MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
2926 [MCLK3_CLK_SRC] = &mclk3_clk_src.clkr,
2927 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
2928 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
2929 [CSI2PHYTIMER_CLK_SRC] = &csi2phytimer_clk_src.clkr,
2930 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
2931 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
2932 [BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
2933 [EDPAUX_CLK_SRC] = &edpaux_clk_src.clkr,
2934 [EDPLINK_CLK_SRC] = &edplink_clk_src.clkr,
2935 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
2936 [ESC1_CLK_SRC] = &esc1_clk_src.clkr,
2937 [HDMI_CLK_SRC] = &hdmi_clk_src.clkr,
2938 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
2939 [MMSS_RBCPR_CLK_SRC] = &rbcpr_clk_src.clkr,
2940 [RBBMTIMER_CLK_SRC] = &rbbmtimer_clk_src.clkr,
2941 [MAPLE_CLK_SRC] = &maple_clk_src.clkr,
2942 [VDP_CLK_SRC] = &vdp_clk_src.clkr,
2943 [VPU_BUS_CLK_SRC] = &vpu_bus_clk_src.clkr,
2944 [MMSS_CXO_CLK] = &mmss_cxo_clk.clkr,
2945 [MMSS_SLEEPCLK_CLK] = &mmss_sleepclk_clk.clkr,
2946 [AVSYNC_AHB_CLK] = &avsync_ahb_clk.clkr,
2947 [AVSYNC_EDPPIXEL_CLK] = &avsync_edppixel_clk.clkr,
2948 [AVSYNC_EXTPCLK_CLK] = &avsync_extpclk_clk.clkr,
2949 [AVSYNC_PCLK0_CLK] = &avsync_pclk0_clk.clkr,
2950 [AVSYNC_PCLK1_CLK] = &avsync_pclk1_clk.clkr,
2951 [AVSYNC_VP_CLK] = &avsync_vp_clk.clkr,
2952 [CAMSS_AHB_CLK] = &camss_ahb_clk.clkr,
2953 [CAMSS_CCI_CCI_AHB_CLK] = &camss_cci_cci_ahb_clk.clkr,
2954 [CAMSS_CCI_CCI_CLK] = &camss_cci_cci_clk.clkr,
2955 [CAMSS_CSI0_AHB_CLK] = &camss_csi0_ahb_clk.clkr,
2956 [CAMSS_CSI0_CLK] = &camss_csi0_clk.clkr,
2957 [CAMSS_CSI0PHY_CLK] = &camss_csi0phy_clk.clkr,
2958 [CAMSS_CSI0PIX_CLK] = &camss_csi0pix_clk.clkr,
2959 [CAMSS_CSI0RDI_CLK] = &camss_csi0rdi_clk.clkr,
2960 [CAMSS_CSI1_AHB_CLK] = &camss_csi1_ahb_clk.clkr,
2961 [CAMSS_CSI1_CLK] = &camss_csi1_clk.clkr,
2962 [CAMSS_CSI1PHY_CLK] = &camss_csi1phy_clk.clkr,
2963 [CAMSS_CSI1PIX_CLK] = &camss_csi1pix_clk.clkr,
2964 [CAMSS_CSI1RDI_CLK] = &camss_csi1rdi_clk.clkr,
2965 [CAMSS_CSI2_AHB_CLK] = &camss_csi2_ahb_clk.clkr,
2966 [CAMSS_CSI2_CLK] = &camss_csi2_clk.clkr,
2967 [CAMSS_CSI2PHY_CLK] = &camss_csi2phy_clk.clkr,
2968 [CAMSS_CSI2PIX_CLK] = &camss_csi2pix_clk.clkr,
2969 [CAMSS_CSI2RDI_CLK] = &camss_csi2rdi_clk.clkr,
2970 [CAMSS_CSI3_AHB_CLK] = &camss_csi3_ahb_clk.clkr,
2971 [CAMSS_CSI3_CLK] = &camss_csi3_clk.clkr,
2972 [CAMSS_CSI3PHY_CLK] = &camss_csi3phy_clk.clkr,
2973 [CAMSS_CSI3PIX_CLK] = &camss_csi3pix_clk.clkr,
2974 [CAMSS_CSI3RDI_CLK] = &camss_csi3rdi_clk.clkr,
2975 [CAMSS_CSI_VFE0_CLK] = &camss_csi_vfe0_clk.clkr,
2976 [CAMSS_CSI_VFE1_CLK] = &camss_csi_vfe1_clk.clkr,
2977 [CAMSS_GP0_CLK] = &camss_gp0_clk.clkr,
2978 [CAMSS_GP1_CLK] = &camss_gp1_clk.clkr,
2979 [CAMSS_ISPIF_AHB_CLK] = &camss_ispif_ahb_clk.clkr,
2980 [CAMSS_JPEG_JPEG0_CLK] = &camss_jpeg_jpeg0_clk.clkr,
2981 [CAMSS_JPEG_JPEG1_CLK] = &camss_jpeg_jpeg1_clk.clkr,
2982 [CAMSS_JPEG_JPEG2_CLK] = &camss_jpeg_jpeg2_clk.clkr,
2983 [CAMSS_JPEG_JPEG_AHB_CLK] = &camss_jpeg_jpeg_ahb_clk.clkr,
2984 [CAMSS_JPEG_JPEG_AXI_CLK] = &camss_jpeg_jpeg_axi_clk.clkr,
2985 [CAMSS_MCLK0_CLK] = &camss_mclk0_clk.clkr,
2986 [CAMSS_MCLK1_CLK] = &camss_mclk1_clk.clkr,
2987 [CAMSS_MCLK2_CLK] = &camss_mclk2_clk.clkr,
2988 [CAMSS_MCLK3_CLK] = &camss_mclk3_clk.clkr,
2989 [CAMSS_MICRO_AHB_CLK] = &camss_micro_ahb_clk.clkr,
2990 [CAMSS_PHY0_CSI0PHYTIMER_CLK] = &camss_phy0_csi0phytimer_clk.clkr,
2991 [CAMSS_PHY1_CSI1PHYTIMER_CLK] = &camss_phy1_csi1phytimer_clk.clkr,
2992 [CAMSS_PHY2_CSI2PHYTIMER_CLK] = &camss_phy2_csi2phytimer_clk.clkr,
2993 [CAMSS_TOP_AHB_CLK] = &camss_top_ahb_clk.clkr,
2994 [CAMSS_VFE_CPP_AHB_CLK] = &camss_vfe_cpp_ahb_clk.clkr,
2995 [CAMSS_VFE_CPP_CLK] = &camss_vfe_cpp_clk.clkr,
2996 [CAMSS_VFE_VFE0_CLK] = &camss_vfe_vfe0_clk.clkr,
2997 [CAMSS_VFE_VFE1_CLK] = &camss_vfe_vfe1_clk.clkr,
2998 [CAMSS_VFE_VFE_AHB_CLK] = &camss_vfe_vfe_ahb_clk.clkr,
2999 [CAMSS_VFE_VFE_AXI_CLK] = &camss_vfe_vfe_axi_clk.clkr,
3000 [MDSS_AHB_CLK] = &mdss_ahb_clk.clkr,
3001 [MDSS_AXI_CLK] = &mdss_axi_clk.clkr,
3002 [MDSS_BYTE0_CLK] = &mdss_byte0_clk.clkr,
3003 [MDSS_BYTE1_CLK] = &mdss_byte1_clk.clkr,
3004 [MDSS_EDPAUX_CLK] = &mdss_edpaux_clk.clkr,
3005 [MDSS_EDPLINK_CLK] = &mdss_edplink_clk.clkr,
3006 [MDSS_EDPPIXEL_CLK] = &mdss_edppixel_clk.clkr,
3007 [MDSS_ESC0_CLK] = &mdss_esc0_clk.clkr,
3008 [MDSS_ESC1_CLK] = &mdss_esc1_clk.clkr,
3009 [MDSS_EXTPCLK_CLK] = &mdss_extpclk_clk.clkr,
3010 [MDSS_HDMI_AHB_CLK] = &mdss_hdmi_ahb_clk.clkr,
3011 [MDSS_HDMI_CLK] = &mdss_hdmi_clk.clkr,
3012 [MDSS_MDP_CLK] = &mdss_mdp_clk.clkr,
3013 [MDSS_MDP_LUT_CLK] = &mdss_mdp_lut_clk.clkr,
3014 [MDSS_PCLK0_CLK] = &mdss_pclk0_clk.clkr,
3015 [MDSS_PCLK1_CLK] = &mdss_pclk1_clk.clkr,
3016 [MDSS_VSYNC_CLK] = &mdss_vsync_clk.clkr,
3017 [MMSS_RBCPR_AHB_CLK] = &mmss_rbcpr_ahb_clk.clkr,
3018 [MMSS_RBCPR_CLK] = &mmss_rbcpr_clk.clkr,
3019 [MMSS_MISC_AHB_CLK] = &mmss_misc_ahb_clk.clkr,
3020 [MMSS_MMSSNOC_AHB_CLK] = &mmss_mmssnoc_ahb_clk.clkr,
3021 [MMSS_MMSSNOC_BTO_AHB_CLK] = &mmss_mmssnoc_bto_ahb_clk.clkr,
3022 [MMSS_MMSSNOC_AXI_CLK] = &mmss_mmssnoc_axi_clk.clkr,
3023 [MMSS_S0_AXI_CLK] = &mmss_s0_axi_clk.clkr,
3024 [OCMEMCX_AHB_CLK] = &ocmemcx_ahb_clk.clkr,
3025 [OCMEMCX_OCMEMNOC_CLK] = &ocmemcx_ocmemnoc_clk.clkr,
3026 [OXILI_OCMEMGX_CLK] = &oxili_ocmemgx_clk.clkr,
3027 [OXILI_GFX3D_CLK] = &oxili_gfx3d_clk.clkr,
3028 [OXILI_RBBMTIMER_CLK] = &oxili_rbbmtimer_clk.clkr,
3029 [OXILICX_AHB_CLK] = &oxilicx_ahb_clk.clkr,
3030 [VENUS0_AHB_CLK] = &venus0_ahb_clk.clkr,
3031 [VENUS0_AXI_CLK] = &venus0_axi_clk.clkr,
3032 [VENUS0_CORE0_VCODEC_CLK] = &venus0_core0_vcodec_clk.clkr,
3033 [VENUS0_CORE1_VCODEC_CLK] = &venus0_core1_vcodec_clk.clkr,
3034 [VENUS0_OCMEMNOC_CLK] = &venus0_ocmemnoc_clk.clkr,
3035 [VENUS0_VCODEC0_CLK] = &venus0_vcodec0_clk.clkr,
3036 [VPU_AHB_CLK] = &vpu_ahb_clk.clkr,
3037 [VPU_AXI_CLK] = &vpu_axi_clk.clkr,
3038 [VPU_BUS_CLK] = &vpu_bus_clk.clkr,
3039 [VPU_CXO_CLK] = &vpu_cxo_clk.clkr,
3040 [VPU_MAPLE_CLK] = &vpu_maple_clk.clkr,
3041 [VPU_SLEEP_CLK] = &vpu_sleep_clk.clkr,
3042 [VPU_VDP_CLK] = &vpu_vdp_clk.clkr,
3124 { .compatible = "qcom,mmcc-apq8084" },
3138 regmap = dev_get_regmap(&pdev->dev, NULL); in mmcc_apq8084_probe()
3148 .name = "mmcc-apq8084",
3156 MODULE_ALIAS("platform:mmcc-apq8084");