Lines Matching +full:clkr +full:- +full:- +full:-
1 // SPDX-License-Identifier: GPL-2.0-only
3 * Copyright (c) 2020-2021, The Linux Foundation. All rights reserved.
7 #include <linux/clk-provider.h>
13 #include <dt-bindings/clock/qcom,gcc-sm8450.h>
15 #include "clk-alpha-pll.h"
16 #include "clk-branch.h"
17 #include "clk-rcg.h"
18 #include "clk-regmap.h"
19 #include "clk-regmap-divider.h"
20 #include "clk-regmap-mux.h"
21 #include "clk-regmap-phy-mux.h"
42 .clkr = {
68 .clkr.hw.init = &(struct clk_init_data){
71 &gcc_gpll0.clkr.hw,
81 .clkr = {
98 .clkr = {
120 { .hw = &gcc_gpll0.clkr.hw },
121 { .hw = &gcc_gpll0_out_even.clkr.hw },
133 { .hw = &gcc_gpll0.clkr.hw },
135 { .hw = &gcc_gpll0_out_even.clkr.hw },
176 { .hw = &gcc_gpll0.clkr.hw },
177 { .hw = &gcc_gpll9.clkr.hw },
178 { .hw = &gcc_gpll4.clkr.hw },
179 { .hw = &gcc_gpll0_out_even.clkr.hw },
224 .clkr = {
241 .clkr = {
253 .clkr = {
270 .clkr = {
285 .clkr = {
300 .clkr = {
315 .clkr = {
339 .clkr.hw.init = &(struct clk_init_data){
355 .clkr.hw.init = &(struct clk_init_data){
371 .clkr.hw.init = &(struct clk_init_data){
392 .clkr.hw.init = &(struct clk_init_data){
414 .clkr.hw.init = &(struct clk_init_data){
430 .clkr.hw.init = &(struct clk_init_data){
446 .clkr.hw.init = &(struct clk_init_data){
467 .clkr.hw.init = &(struct clk_init_data){
506 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
524 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
542 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
560 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
578 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
608 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
626 .clkr.hw.init = &gcc_qupv3_wrap0_s6_clk_src_init,
644 .clkr.hw.init = &gcc_qupv3_wrap0_s7_clk_src_init,
681 .clkr.hw.init = &gcc_qupv3_wrap1_s0_clk_src_init,
699 .clkr.hw.init = &gcc_qupv3_wrap1_s1_clk_src_init,
717 .clkr.hw.init = &gcc_qupv3_wrap1_s2_clk_src_init,
735 .clkr.hw.init = &gcc_qupv3_wrap1_s3_clk_src_init,
753 .clkr.hw.init = &gcc_qupv3_wrap1_s4_clk_src_init,
771 .clkr.hw.init = &gcc_qupv3_wrap1_s5_clk_src_init,
789 .clkr.hw.init = &gcc_qupv3_wrap1_s6_clk_src_init,
807 .clkr.hw.init = &gcc_qupv3_wrap2_s0_clk_src_init,
825 .clkr.hw.init = &gcc_qupv3_wrap2_s1_clk_src_init,
843 .clkr.hw.init = &gcc_qupv3_wrap2_s2_clk_src_init,
861 .clkr.hw.init = &gcc_qupv3_wrap2_s3_clk_src_init,
879 .clkr.hw.init = &gcc_qupv3_wrap2_s4_clk_src_init,
897 .clkr.hw.init = &gcc_qupv3_wrap2_s5_clk_src_init,
915 .clkr.hw.init = &gcc_qupv3_wrap2_s6_clk_src_init,
934 .clkr.hw.init = &(struct clk_init_data){
957 .clkr.hw.init = &(struct clk_init_data){
981 .clkr.hw.init = &(struct clk_init_data){
1004 .clkr.hw.init = &(struct clk_init_data){
1026 .clkr.hw.init = &(struct clk_init_data){
1042 .clkr.hw.init = &(struct clk_init_data){
1066 .clkr.hw.init = &(struct clk_init_data){
1082 .clkr.hw.init = &(struct clk_init_data){
1098 .clkr.hw.init = &(struct clk_init_data){
1111 .clkr.hw.init = &(struct clk_init_data) {
1114 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw,
1127 .clkr = {
1142 .clkr = {
1157 .clkr = {
1163 &gcc_ufs_phy_axi_clk_src.clkr.hw,
1177 .clkr = {
1183 &gcc_ufs_phy_axi_clk_src.clkr.hw,
1197 .clkr = {
1203 &gcc_usb30_prim_master_clk_src.clkr.hw,
1217 .clkr = {
1232 .clkr = {
1247 .clkr = {
1262 .clkr = {
1277 .clkr = {
1283 &gcc_usb30_prim_master_clk_src.clkr.hw,
1297 .clkr = {
1312 .clkr = {
1327 .clkr = {
1342 .clkr = {
1355 .clkr = {
1368 .clkr = {
1374 &gcc_gp1_clk_src.clkr.hw,
1386 .clkr = {
1392 &gcc_gp2_clk_src.clkr.hw,
1404 .clkr = {
1410 &gcc_gp3_clk_src.clkr.hw,
1421 .clkr = {
1427 &gcc_gpll0.clkr.hw,
1438 .clkr = {
1444 &gcc_gpll0_out_even.clkr.hw,
1458 .clkr = {
1471 .clkr = {
1484 .clkr = {
1490 &gcc_pcie_0_aux_clk_src.clkr.hw,
1504 .clkr = {
1517 .clkr = {
1530 .clkr = {
1543 .clkr = {
1549 &gcc_pcie_0_phy_rchng_clk_src.clkr.hw,
1561 .clkr = {
1567 &gcc_pcie_0_pipe_clk_src.clkr.hw,
1581 .clkr = {
1594 .clkr = {
1607 .clkr = {
1613 &gcc_pcie_1_aux_clk_src.clkr.hw,
1627 .clkr = {
1640 .clkr = {
1653 .clkr = {
1666 .clkr = {
1672 &gcc_pcie_1_phy_aux_clk_src.clkr.hw,
1684 .clkr = {
1690 &gcc_pcie_1_phy_rchng_clk_src.clkr.hw,
1702 .clkr = {
1708 &gcc_pcie_1_pipe_clk_src.clkr.hw,
1722 .clkr = {
1735 .clkr = {
1748 .clkr = {
1754 &gcc_pdm2_clk_src.clkr.hw,
1768 .clkr = {
1781 .clkr = {
1796 .clkr = {
1811 .clkr = {
1826 .clkr = {
1841 .clkr = {
1856 .clkr = {
1871 .clkr = {
1886 .clkr = {
1901 .clkr = {
1916 .clkr = {
1929 .clkr = {
1942 .clkr = {
1955 .clkr = {
1961 &gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
1973 .clkr = {
1979 &gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
1991 .clkr = {
1997 &gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
2009 .clkr = {
2015 &gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
2027 .clkr = {
2033 &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
2045 .clkr = {
2051 &gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
2063 .clkr = {
2069 &gcc_qupv3_wrap0_s6_clk_src.clkr.hw,
2081 .clkr = {
2087 &gcc_qupv3_wrap0_s7_clk_src.clkr.hw,
2099 .clkr = {
2112 .clkr = {
2125 .clkr = {
2131 &gcc_qupv3_wrap1_s0_clk_src.clkr.hw,
2143 .clkr = {
2149 &gcc_qupv3_wrap1_s1_clk_src.clkr.hw,
2161 .clkr = {
2167 &gcc_qupv3_wrap1_s2_clk_src.clkr.hw,
2179 .clkr = {
2185 &gcc_qupv3_wrap1_s3_clk_src.clkr.hw,
2197 .clkr = {
2203 &gcc_qupv3_wrap1_s4_clk_src.clkr.hw,
2215 .clkr = {
2221 &gcc_qupv3_wrap1_s5_clk_src.clkr.hw,
2233 .clkr = {
2239 &gcc_qupv3_wrap1_s6_clk_src.clkr.hw,
2251 .clkr = {
2264 .clkr = {
2277 .clkr = {
2283 &gcc_qupv3_wrap2_s0_clk_src.clkr.hw,
2295 .clkr = {
2301 &gcc_qupv3_wrap2_s1_clk_src.clkr.hw,
2313 .clkr = {
2319 &gcc_qupv3_wrap2_s2_clk_src.clkr.hw,
2331 .clkr = {
2337 &gcc_qupv3_wrap2_s3_clk_src.clkr.hw,
2349 .clkr = {
2355 &gcc_qupv3_wrap2_s4_clk_src.clkr.hw,
2367 .clkr = {
2373 &gcc_qupv3_wrap2_s5_clk_src.clkr.hw,
2385 .clkr = {
2391 &gcc_qupv3_wrap2_s6_clk_src.clkr.hw,
2405 .clkr = {
2420 .clkr = {
2435 .clkr = {
2450 .clkr = {
2465 .clkr = {
2480 .clkr = {
2493 .clkr = {
2506 .clkr = {
2512 &gcc_sdcc2_apps_clk_src.clkr.hw,
2526 .clkr = {
2539 .clkr = {
2552 .clkr = {
2558 &gcc_sdcc4_apps_clk_src.clkr.hw,
2572 .clkr = {
2585 .clkr = {
2600 .clkr = {
2615 .clkr = {
2621 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2635 .clkr = {
2641 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2655 .clkr = {
2661 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2675 .clkr = {
2681 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2695 .clkr = {
2701 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2715 .clkr = {
2721 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2733 .clkr = {
2739 &gcc_ufs_phy_rx_symbol_0_clk_src.clkr.hw,
2751 .clkr = {
2757 &gcc_ufs_phy_rx_symbol_1_clk_src.clkr.hw,
2769 .clkr = {
2775 &gcc_ufs_phy_tx_symbol_0_clk_src.clkr.hw,
2789 .clkr = {
2795 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2809 .clkr = {
2815 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2827 .clkr = {
2833 &gcc_usb30_prim_master_clk_src.clkr.hw,
2845 .clkr = {
2851 &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr.hw,
2863 .clkr = {
2876 .clkr = {
2889 .clkr = {
2895 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2907 .clkr = {
2913 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2927 .clkr = {
2933 &gcc_usb3_prim_phy_pipe_clk_src.clkr.hw,
2947 .clkr = {
2962 .clkr = {
3005 [GCC_AGGRE_NOC_PCIE_0_AXI_CLK] = &gcc_aggre_noc_pcie_0_axi_clk.clkr,
3006 [GCC_AGGRE_NOC_PCIE_1_AXI_CLK] = &gcc_aggre_noc_pcie_1_axi_clk.clkr,
3007 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
3008 [GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_aggre_ufs_phy_axi_hw_ctl_clk.clkr,
3009 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
3010 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3011 [GCC_CAMERA_HF_AXI_CLK] = &gcc_camera_hf_axi_clk.clkr,
3012 [GCC_CAMERA_SF_AXI_CLK] = &gcc_camera_sf_axi_clk.clkr,
3013 [GCC_CFG_NOC_PCIE_ANOC_AHB_CLK] = &gcc_cfg_noc_pcie_anoc_ahb_clk.clkr,
3014 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
3015 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
3016 [GCC_DDRSS_PCIE_SF_TBU_CLK] = &gcc_ddrss_pcie_sf_tbu_clk.clkr,
3017 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
3018 [GCC_DISP_SF_AXI_CLK] = &gcc_disp_sf_axi_clk.clkr,
3019 [GCC_EUSB3_0_CLKREF_EN] = &gcc_eusb3_0_clkref_en.clkr,
3020 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3021 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
3022 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3023 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
3024 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3025 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
3026 [GCC_GPLL0] = &gcc_gpll0.clkr,
3027 [GCC_GPLL0_OUT_EVEN] = &gcc_gpll0_out_even.clkr,
3028 [GCC_GPLL4] = &gcc_gpll4.clkr,
3029 [GCC_GPLL9] = &gcc_gpll9.clkr,
3030 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
3031 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
3032 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
3033 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
3034 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3035 [GCC_PCIE_0_AUX_CLK_SRC] = &gcc_pcie_0_aux_clk_src.clkr,
3036 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3037 [GCC_PCIE_0_CLKREF_EN] = &gcc_pcie_0_clkref_en.clkr,
3038 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3039 [GCC_PCIE_0_PHY_RCHNG_CLK] = &gcc_pcie_0_phy_rchng_clk.clkr,
3040 [GCC_PCIE_0_PHY_RCHNG_CLK_SRC] = &gcc_pcie_0_phy_rchng_clk_src.clkr,
3041 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3042 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
3043 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3044 [GCC_PCIE_0_SLV_Q2A_AXI_CLK] = &gcc_pcie_0_slv_q2a_axi_clk.clkr,
3045 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3046 [GCC_PCIE_1_AUX_CLK_SRC] = &gcc_pcie_1_aux_clk_src.clkr,
3047 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3048 [GCC_PCIE_1_CLKREF_EN] = &gcc_pcie_1_clkref_en.clkr,
3049 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3050 [GCC_PCIE_1_PHY_AUX_CLK] = &gcc_pcie_1_phy_aux_clk.clkr,
3051 [GCC_PCIE_1_PHY_AUX_CLK_SRC] = &gcc_pcie_1_phy_aux_clk_src.clkr,
3052 [GCC_PCIE_1_PHY_RCHNG_CLK] = &gcc_pcie_1_phy_rchng_clk.clkr,
3053 [GCC_PCIE_1_PHY_RCHNG_CLK_SRC] = &gcc_pcie_1_phy_rchng_clk_src.clkr,
3054 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3055 [GCC_PCIE_1_PIPE_CLK_SRC] = &gcc_pcie_1_pipe_clk_src.clkr,
3056 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3057 [GCC_PCIE_1_SLV_Q2A_AXI_CLK] = &gcc_pcie_1_slv_q2a_axi_clk.clkr,
3058 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3059 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
3060 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3061 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
3062 [GCC_QMIP_CAMERA_NRT_AHB_CLK] = &gcc_qmip_camera_nrt_ahb_clk.clkr,
3063 [GCC_QMIP_CAMERA_RT_AHB_CLK] = &gcc_qmip_camera_rt_ahb_clk.clkr,
3064 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
3065 [GCC_QMIP_GPU_AHB_CLK] = &gcc_qmip_gpu_ahb_clk.clkr,
3066 [GCC_QMIP_PCIE_AHB_CLK] = &gcc_qmip_pcie_ahb_clk.clkr,
3067 [GCC_QMIP_VIDEO_CV_CPU_AHB_CLK] = &gcc_qmip_video_cv_cpu_ahb_clk.clkr,
3068 [GCC_QMIP_VIDEO_CVP_AHB_CLK] = &gcc_qmip_video_cvp_ahb_clk.clkr,
3069 [GCC_QMIP_VIDEO_V_CPU_AHB_CLK] = &gcc_qmip_video_v_cpu_ahb_clk.clkr,
3070 [GCC_QMIP_VIDEO_VCODEC_AHB_CLK] = &gcc_qmip_video_vcodec_ahb_clk.clkr,
3071 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
3072 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
3073 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
3074 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
3075 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
3076 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
3077 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
3078 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
3079 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
3080 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
3081 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
3082 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
3083 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
3084 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
3085 [GCC_QUPV3_WRAP0_S6_CLK] = &gcc_qupv3_wrap0_s6_clk.clkr,
3086 [GCC_QUPV3_WRAP0_S6_CLK_SRC] = &gcc_qupv3_wrap0_s6_clk_src.clkr,
3087 [GCC_QUPV3_WRAP0_S7_CLK] = &gcc_qupv3_wrap0_s7_clk.clkr,
3088 [GCC_QUPV3_WRAP0_S7_CLK_SRC] = &gcc_qupv3_wrap0_s7_clk_src.clkr,
3089 [GCC_QUPV3_WRAP1_CORE_2X_CLK] = &gcc_qupv3_wrap1_core_2x_clk.clkr,
3090 [GCC_QUPV3_WRAP1_CORE_CLK] = &gcc_qupv3_wrap1_core_clk.clkr,
3091 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
3092 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
3093 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
3094 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
3095 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
3096 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
3097 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
3098 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
3099 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
3100 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
3101 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
3102 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
3103 [GCC_QUPV3_WRAP1_S6_CLK] = &gcc_qupv3_wrap1_s6_clk.clkr,
3104 [GCC_QUPV3_WRAP1_S6_CLK_SRC] = &gcc_qupv3_wrap1_s6_clk_src.clkr,
3105 [GCC_QUPV3_WRAP2_CORE_2X_CLK] = &gcc_qupv3_wrap2_core_2x_clk.clkr,
3106 [GCC_QUPV3_WRAP2_CORE_CLK] = &gcc_qupv3_wrap2_core_clk.clkr,
3107 [GCC_QUPV3_WRAP2_S0_CLK] = &gcc_qupv3_wrap2_s0_clk.clkr,
3108 [GCC_QUPV3_WRAP2_S0_CLK_SRC] = &gcc_qupv3_wrap2_s0_clk_src.clkr,
3109 [GCC_QUPV3_WRAP2_S1_CLK] = &gcc_qupv3_wrap2_s1_clk.clkr,
3110 [GCC_QUPV3_WRAP2_S1_CLK_SRC] = &gcc_qupv3_wrap2_s1_clk_src.clkr,
3111 [GCC_QUPV3_WRAP2_S2_CLK] = &gcc_qupv3_wrap2_s2_clk.clkr,
3112 [GCC_QUPV3_WRAP2_S2_CLK_SRC] = &gcc_qupv3_wrap2_s2_clk_src.clkr,
3113 [GCC_QUPV3_WRAP2_S3_CLK] = &gcc_qupv3_wrap2_s3_clk.clkr,
3114 [GCC_QUPV3_WRAP2_S3_CLK_SRC] = &gcc_qupv3_wrap2_s3_clk_src.clkr,
3115 [GCC_QUPV3_WRAP2_S4_CLK] = &gcc_qupv3_wrap2_s4_clk.clkr,
3116 [GCC_QUPV3_WRAP2_S4_CLK_SRC] = &gcc_qupv3_wrap2_s4_clk_src.clkr,
3117 [GCC_QUPV3_WRAP2_S5_CLK] = &gcc_qupv3_wrap2_s5_clk.clkr,
3118 [GCC_QUPV3_WRAP2_S5_CLK_SRC] = &gcc_qupv3_wrap2_s5_clk_src.clkr,
3119 [GCC_QUPV3_WRAP2_S6_CLK] = &gcc_qupv3_wrap2_s6_clk.clkr,
3120 [GCC_QUPV3_WRAP2_S6_CLK_SRC] = &gcc_qupv3_wrap2_s6_clk_src.clkr,
3121 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
3122 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
3123 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
3124 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
3125 [GCC_QUPV3_WRAP_2_M_AHB_CLK] = &gcc_qupv3_wrap_2_m_ahb_clk.clkr,
3126 [GCC_QUPV3_WRAP_2_S_AHB_CLK] = &gcc_qupv3_wrap_2_s_ahb_clk.clkr,
3127 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3128 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3129 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
3130 [GCC_SDCC2_AT_CLK] = &gcc_sdcc2_at_clk.clkr,
3131 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3132 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3133 [GCC_SDCC4_APPS_CLK_SRC] = &gcc_sdcc4_apps_clk_src.clkr,
3134 [GCC_SDCC4_AT_CLK] = &gcc_sdcc4_at_clk.clkr,
3135 [GCC_UFS_0_CLKREF_EN] = &gcc_ufs_0_clkref_en.clkr,
3136 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
3137 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
3138 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
3139 [GCC_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_ufs_phy_axi_hw_ctl_clk.clkr,
3140 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
3141 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
3142 [GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK] = &gcc_ufs_phy_ice_core_hw_ctl_clk.clkr,
3143 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
3144 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
3145 [GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_phy_phy_aux_hw_ctl_clk.clkr,
3146 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
3147 [GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_rx_symbol_0_clk_src.clkr,
3148 [GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
3149 [GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC] = &gcc_ufs_phy_rx_symbol_1_clk_src.clkr,
3150 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
3151 [GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_tx_symbol_0_clk_src.clkr,
3152 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
3153 [GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_phy_unipro_core_clk_src.clkr,
3154 [GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK] = &gcc_ufs_phy_unipro_core_hw_ctl_clk.clkr,
3155 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
3156 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
3157 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
3158 [GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC] = &gcc_usb30_prim_mock_utmi_clk_src.clkr,
3159 [GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr,
3160 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
3161 [GCC_USB3_0_CLKREF_EN] = &gcc_usb3_0_clkref_en.clkr,
3162 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
3163 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
3164 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
3165 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
3166 [GCC_USB3_PRIM_PHY_PIPE_CLK_SRC] = &gcc_usb3_prim_phy_pipe_clk_src.clkr,
3167 [GCC_VIDEO_AXI0_CLK] = &gcc_video_axi0_clk.clkr,
3168 [GCC_VIDEO_AXI1_CLK] = &gcc_video_axi1_clk.clkr,
3261 { .compatible = "qcom,gcc-sm8450" },
3283 /* Keep some clocks always-on */ in gcc_sm8450_probe()
3292 return qcom_cc_really_probe(&pdev->dev, &gcc_sm8450_desc, regmap); in gcc_sm8450_probe()
3298 .name = "gcc-sm8450",