clk/qcom/gcc-sdx75.c

1 // SPDX-License-Identifier: GPL-2.0-only
3  * Copyright (c) 2022-2023, Qualcomm Innovation Center, Inc. All rights reserved.
6 #include <linux/clk-provider.h>
12 #include <dt-bindings/clock/qcom,sdx75-gcc.h>
14 #include "clk-alpha-pll.h"
15 #include "clk-branch.h"
16 #include "clk-rcg.h"
17 #include "clk-regmap.h"
18 #include "clk-regmap-divider.h"
19 #include "clk-regmap-mux.h"
20 #include "clk-regmap-phy-mux.h"
69 	.clkr = {
95 	.clkr.hw.init = &(const struct clk_init_data) {
98 			&gpll0.clkr.hw,
108 	.clkr = {
125 	.clkr = {
142 	.clkr = {
159 	.clkr = {
181 	{ .hw = &gpll0.clkr.hw },
182 	{ .hw = &gpll0_out_even.clkr.hw },
195 	{ .hw = &gpll0.clkr.hw },
196 	{ .hw = &gpll4.clkr.hw },
197 	{ .hw = &gpll5.clkr.hw },
198 	{ .hw = &gpll0_out_even.clkr.hw },
210 	{ .hw = &gpll0.clkr.hw },
212 	{ .hw = &gpll0_out_even.clkr.hw },
233 	{ .hw = &gpll0.clkr.hw },
336 	{ .hw = &gpll0.clkr.hw },
337 	{ .hw = &gpll6.clkr.hw },
338 	{ .hw = &gpll0_out_even.clkr.hw },
350 	{ .hw = &gpll0.clkr.hw },
351 	{ .hw = &gpll8.clkr.hw },
352 	{ .hw = &gpll0_out_even.clkr.hw },
370 	.clkr = {
385 	.clkr = {
400 	.clkr = {
415 	.clkr = {
430 	.clkr = {
445 	.clkr = {
460 	.clkr = {
475 	.clkr = {
487 	.clkr = {
501 	.clkr = {
518 	.clkr = {
530 	.clkr = {
547 	.clkr = {
568 	.clkr.hw.init = &(const struct clk_init_data) {
582 	.clkr.hw.init = &(const struct clk_init_data) {
601 	.clkr.hw.init = &(const struct clk_init_data) {
622 	.clkr.hw.init = &(const struct clk_init_data) {
644 	.clkr.hw.init = &(const struct clk_init_data) {
658 	.clkr.hw.init = &(const struct clk_init_data) {
672 	.clkr.hw.init = &(const struct clk_init_data) {
686 	.clkr.hw.init = &(const struct clk_init_data) {
708 	.clkr.hw.init = &(const struct clk_init_data) {
722 	.clkr.hw.init = &(const struct clk_init_data) {
736 	.clkr.hw.init = &(const struct clk_init_data) {
750 	.clkr.hw.init = &(const struct clk_init_data) {
770 	.clkr.hw.init = &(const struct clk_init_data) {
784 	.clkr.hw.init = &(const struct clk_init_data) {
798 	.clkr.hw.init = &(const struct clk_init_data) {
812 	.clkr.hw.init = &(const struct clk_init_data) {
826 	.clkr.hw.init = &(const struct clk_init_data) {
846 	.clkr.hw.init = &(const struct clk_init_data) {
882 	.clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
898 	.clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
914 	.clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
930 	.clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
946 	.clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
962 	.clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
978 	.clkr.hw.init = &gcc_qupv3_wrap0_s6_clk_src_init,
994 	.clkr.hw.init = &gcc_qupv3_wrap0_s7_clk_src_init,
1010 	.clkr.hw.init = &gcc_qupv3_wrap0_s8_clk_src_init,
1032 	.clkr.hw.init = &(const struct clk_init_data) {
1056 	.clkr.hw.init = &(const struct clk_init_data) {
1075 	.clkr.hw.init = &(const struct clk_init_data) {
1089 	.clkr.hw.init = &(const struct clk_init_data) {
1109 	.clkr.hw.init = &(const struct clk_init_data) {
1121 	.clkr.hw.init = &(const struct clk_init_data) {
1124 			&gcc_pcie_1_pipe_clk_src.clkr.hw,
1136 	.clkr.hw.init = &(const struct clk_init_data) {
1139 			&gcc_pcie_2_pipe_clk_src.clkr.hw,
1151 	.clkr.hw.init = &(const struct clk_init_data) {
1154 			&gcc_usb30_mock_utmi_clk_src.clkr.hw,
1167 	.clkr = {
1180 	.clkr = {
1186 				&gcc_eee_emac0_clk_src.clkr.hw,
1198 	.clkr = {
1204 				&gcc_eee_emac1_clk_src.clkr.hw,
1218 	.clkr = {
1231 	.clkr = {
1237 				&gcc_emac0_cc_sgmiiphy_rx_clk_src.clkr.hw,
1249 	.clkr = {
1255 				&gcc_emac0_cc_sgmiiphy_tx_clk_src.clkr.hw,
1267 	.clkr = {
1273 				&gcc_emac0_phy_aux_clk_src.clkr.hw,
1285 	.clkr = {
1291 				&gcc_emac0_ptp_clk_src.clkr.hw,
1303 	.clkr = {
1309 				&gcc_emac0_rgmii_clk_src.clkr.hw,
1321 	.clkr = {
1327 				&gcc_emac0_sgmiiphy_mac_rclk_src.clkr.hw,
1339 	.clkr = {
1345 				&gcc_emac0_sgmiiphy_mac_tclk_src.clkr.hw,
1359 	.clkr = {
1372 	.clkr = {
1378 				&gcc_emac0_sgmiiphy_mac_rclk_src.clkr.hw,
1390 	.clkr = {
1396 				&gcc_emac0_sgmiiphy_mac_tclk_src.clkr.hw,
1410 	.clkr = {
1423 	.clkr = {
1429 				&gcc_emac1_cc_sgmiiphy_rx_clk_src.clkr.hw,
1441 	.clkr = {
1447 				&gcc_emac1_cc_sgmiiphy_tx_clk_src.clkr.hw,
1459 	.clkr = {
1465 				&gcc_emac1_phy_aux_clk_src.clkr.hw,
1477 	.clkr = {
1483 				&gcc_emac1_ptp_clk_src.clkr.hw,
1495 	.clkr = {
1501 				&gcc_emac1_rgmii_clk_src.clkr.hw,
1513 	.clkr = {
1519 				&gcc_emac1_sgmiiphy_mac_rclk_src.clkr.hw,
1531 	.clkr = {
1537 				&gcc_emac1_sgmiiphy_mac_tclk_src.clkr.hw,
1551 	.clkr = {
1564 	.clkr = {
1570 				&gcc_emac1_sgmiiphy_mac_rclk_src.clkr.hw,
1582 	.clkr = {
1588 				&gcc_emac1_sgmiiphy_mac_tclk_src.clkr.hw,
1600 	.clkr = {
1613 	.clkr = {
1626 	.clkr = {
1632 				&gcc_gp1_clk_src.clkr.hw,
1644 	.clkr = {
1650 				&gcc_gp2_clk_src.clkr.hw,
1662 	.clkr = {
1668 				&gcc_gp3_clk_src.clkr.hw,
1680 	.clkr = {
1693 	.clkr = {
1699 				&gcc_pcie_1_aux_phy_clk_src.clkr.hw,
1713 	.clkr = {
1726 	.clkr = {
1739 	.clkr = {
1752 	.clkr = {
1758 				&gcc_pcie_1_phy_rchng_clk_src.clkr.hw,
1770 	.clkr = {
1776 				&gcc_pcie_1_pipe_clk_src.clkr.hw,
1788 	.clkr = {
1794 				&gcc_pcie_1_pipe_div2_clk_src.clkr.hw,
1806 	.clkr = {
1819 	.clkr = {
1832 	.clkr = {
1838 				&gcc_pcie_2_aux_phy_clk_src.clkr.hw,
1852 	.clkr = {
1865 	.clkr = {
1878 	.clkr = {
1891 	.clkr = {
1897 				&gcc_pcie_2_phy_rchng_clk_src.clkr.hw,
1909 	.clkr = {
1915 				&gcc_pcie_2_pipe_clk_src.clkr.hw,
1927 	.clkr = {
1933 				&gcc_pcie_2_pipe_div2_clk_src.clkr.hw,
1945 	.clkr = {
1958 	.clkr = {
1973 	.clkr = {
1979 				&gcc_pcie_aux_clk_src.clkr.hw,
1993 	.clkr = {
2008 	.clkr = {
2023 	.clkr = {
2029 				&gcc_pcie_pipe_clk_src.clkr.hw,
2043 	.clkr = {
2049 				&gcc_pcie_rchng_phy_clk_src.clkr.hw,
2063 	.clkr = {
2069 				&gcc_pcie_aux_phy_clk_src.clkr.hw,
2081 	.clkr = {
2096 	.clkr = {
2109 	.clkr = {
2115 				&gcc_pdm2_clk_src.clkr.hw,
2127 	.clkr = {
2140 	.clkr = {
2153 	.clkr = {
2166 	.clkr = {
2179 	.clkr = {
2185 				&gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
2197 	.clkr = {
2203 				&gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
2215 	.clkr = {
2221 				&gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
2233 	.clkr = {
2239 				&gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
2251 	.clkr = {
2257 				&gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
2269 	.clkr = {
2275 				&gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
2287 	.clkr = {
2293 				&gcc_qupv3_wrap0_s6_clk_src.clkr.hw,
2305 	.clkr = {
2311 				&gcc_qupv3_wrap0_s7_clk_src.clkr.hw,
2323 	.clkr = {
2329 				&gcc_qupv3_wrap0_s8_clk_src.clkr.hw,
2343 	.clkr = {
2358 	.clkr = {
2371 	.clkr = {
2384 	.clkr = {
2390 				&gcc_sdcc1_apps_clk_src.clkr.hw,
2402 	.clkr = {
2415 	.clkr = {
2421 				&gcc_sdcc2_apps_clk_src.clkr.hw,
2433 	.clkr = {
2446 	.clkr = {
2452 				&gcc_usb30_master_clk_src.clkr.hw,
2464 	.clkr = {
2470 				&gcc_usb30_mock_utmi_postdiv_clk_src.clkr.hw,
2482 	.clkr = {
2495 	.clkr = {
2508 	.clkr = {
2521 	.clkr = {
2527 				&gcc_usb3_phy_aux_clk_src.clkr.hw,
2541 	.clkr = {
2547 				&gcc_usb3_phy_pipe_clk_src.clkr.hw,
2559 	.clkr = {
2574 	.clkr = {
2705 	[GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2706 	[GCC_EEE_EMAC0_CLK] = &gcc_eee_emac0_clk.clkr,
2707 	[GCC_EEE_EMAC0_CLK_SRC] = &gcc_eee_emac0_clk_src.clkr,
2708 	[GCC_EEE_EMAC1_CLK] = &gcc_eee_emac1_clk.clkr,
2709 	[GCC_EEE_EMAC1_CLK_SRC] = &gcc_eee_emac1_clk_src.clkr,
2710 	[GCC_EMAC0_AXI_CLK] = &gcc_emac0_axi_clk.clkr,
2711 	[GCC_EMAC0_CC_SGMIIPHY_RX_CLK] = &gcc_emac0_cc_sgmiiphy_rx_clk.clkr,
2712 	[GCC_EMAC0_CC_SGMIIPHY_RX_CLK_SRC] = &gcc_emac0_cc_sgmiiphy_rx_clk_src.clkr,
2713 	[GCC_EMAC0_CC_SGMIIPHY_TX_CLK] = &gcc_emac0_cc_sgmiiphy_tx_clk.clkr,
2714 	[GCC_EMAC0_CC_SGMIIPHY_TX_CLK_SRC] = &gcc_emac0_cc_sgmiiphy_tx_clk_src.clkr,
2715 	[GCC_EMAC0_PHY_AUX_CLK] = &gcc_emac0_phy_aux_clk.clkr,
2716 	[GCC_EMAC0_PHY_AUX_CLK_SRC] = &gcc_emac0_phy_aux_clk_src.clkr,
2717 	[GCC_EMAC0_PTP_CLK] = &gcc_emac0_ptp_clk.clkr,
2718 	[GCC_EMAC0_PTP_CLK_SRC] = &gcc_emac0_ptp_clk_src.clkr,
2719 	[GCC_EMAC0_RGMII_CLK] = &gcc_emac0_rgmii_clk.clkr,
2720 	[GCC_EMAC0_RGMII_CLK_SRC] = &gcc_emac0_rgmii_clk_src.clkr,
2721 	[GCC_EMAC0_RPCS_RX_CLK] = &gcc_emac0_rpcs_rx_clk.clkr,
2722 	[GCC_EMAC0_RPCS_TX_CLK] = &gcc_emac0_rpcs_tx_clk.clkr,
2723 	[GCC_EMAC0_SGMIIPHY_MAC_RCLK_SRC] = &gcc_emac0_sgmiiphy_mac_rclk_src.clkr,
2724 	[GCC_EMAC0_SGMIIPHY_MAC_TCLK_SRC] = &gcc_emac0_sgmiiphy_mac_tclk_src.clkr,
2725 	[GCC_EMAC0_SLV_AHB_CLK] = &gcc_emac0_slv_ahb_clk.clkr,
2726 	[GCC_EMAC0_XGXS_RX_CLK] = &gcc_emac0_xgxs_rx_clk.clkr,
2727 	[GCC_EMAC0_XGXS_TX_CLK] = &gcc_emac0_xgxs_tx_clk.clkr,
2728 	[GCC_EMAC1_AXI_CLK] = &gcc_emac1_axi_clk.clkr,
2729 	[GCC_EMAC1_CC_SGMIIPHY_RX_CLK] = &gcc_emac1_cc_sgmiiphy_rx_clk.clkr,
2730 	[GCC_EMAC1_CC_SGMIIPHY_RX_CLK_SRC] = &gcc_emac1_cc_sgmiiphy_rx_clk_src.clkr,
2731 	[GCC_EMAC1_CC_SGMIIPHY_TX_CLK] = &gcc_emac1_cc_sgmiiphy_tx_clk.clkr,
2732 	[GCC_EMAC1_CC_SGMIIPHY_TX_CLK_SRC] = &gcc_emac1_cc_sgmiiphy_tx_clk_src.clkr,
2733 	[GCC_EMAC1_PHY_AUX_CLK] = &gcc_emac1_phy_aux_clk.clkr,
2734 	[GCC_EMAC1_PHY_AUX_CLK_SRC] = &gcc_emac1_phy_aux_clk_src.clkr,
2735 	[GCC_EMAC1_PTP_CLK] = &gcc_emac1_ptp_clk.clkr,
2736 	[GCC_EMAC1_PTP_CLK_SRC] = &gcc_emac1_ptp_clk_src.clkr,
2737 	[GCC_EMAC1_RGMII_CLK] = &gcc_emac1_rgmii_clk.clkr,
2738 	[GCC_EMAC1_RGMII_CLK_SRC] = &gcc_emac1_rgmii_clk_src.clkr,
2739 	[GCC_EMAC1_RPCS_RX_CLK] = &gcc_emac1_rpcs_rx_clk.clkr,
2740 	[GCC_EMAC1_RPCS_TX_CLK] = &gcc_emac1_rpcs_tx_clk.clkr,
2741 	[GCC_EMAC1_SGMIIPHY_MAC_RCLK_SRC] = &gcc_emac1_sgmiiphy_mac_rclk_src.clkr,
2742 	[GCC_EMAC1_SGMIIPHY_MAC_TCLK_SRC] = &gcc_emac1_sgmiiphy_mac_tclk_src.clkr,
2743 	[GCC_EMAC1_SLV_AHB_CLK] = &gcc_emac1_slv_ahb_clk.clkr,
2744 	[GCC_EMAC1_XGXS_RX_CLK] = &gcc_emac1_xgxs_rx_clk.clkr,
2745 	[GCC_EMAC1_XGXS_TX_CLK] = &gcc_emac1_xgxs_tx_clk.clkr,
2746 	[GCC_EMAC_0_CLKREF_EN] = &gcc_emac_0_clkref_en.clkr,
2747 	[GCC_EMAC_1_CLKREF_EN] = &gcc_emac_1_clkref_en.clkr,
2748 	[GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2749 	[GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
2750 	[GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2751 	[GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
2752 	[GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2753 	[GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
2754 	[GCC_PCIE_0_CLKREF_EN] = &gcc_pcie_0_clkref_en.clkr,
2755 	[GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
2756 	[GCC_PCIE_1_AUX_PHY_CLK_SRC] = &gcc_pcie_1_aux_phy_clk_src.clkr,
2757 	[GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
2758 	[GCC_PCIE_1_CLKREF_EN] = &gcc_pcie_1_clkref_en.clkr,
2759 	[GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
2760 	[GCC_PCIE_1_PHY_RCHNG_CLK] = &gcc_pcie_1_phy_rchng_clk.clkr,
2761 	[GCC_PCIE_1_PHY_RCHNG_CLK_SRC] = &gcc_pcie_1_phy_rchng_clk_src.clkr,
2762 	[GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
2763 	[GCC_PCIE_1_PIPE_CLK_SRC] = &gcc_pcie_1_pipe_clk_src.clkr,
2764 	[GCC_PCIE_1_PIPE_DIV2_CLK] = &gcc_pcie_1_pipe_div2_clk.clkr,
2765 	[GCC_PCIE_1_PIPE_DIV2_CLK_SRC] = &gcc_pcie_1_pipe_div2_clk_src.clkr,
2766 	[GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
2767 	[GCC_PCIE_1_SLV_Q2A_AXI_CLK] = &gcc_pcie_1_slv_q2a_axi_clk.clkr,
2768 	[GCC_PCIE_2_AUX_CLK] = &gcc_pcie_2_aux_clk.clkr,
2769 	[GCC_PCIE_2_AUX_PHY_CLK_SRC] = &gcc_pcie_2_aux_phy_clk_src.clkr,
2770 	[GCC_PCIE_2_CFG_AHB_CLK] = &gcc_pcie_2_cfg_ahb_clk.clkr,
2771 	[GCC_PCIE_2_CLKREF_EN] = &gcc_pcie_2_clkref_en.clkr,
2772 	[GCC_PCIE_2_MSTR_AXI_CLK] = &gcc_pcie_2_mstr_axi_clk.clkr,
2773 	[GCC_PCIE_2_PHY_RCHNG_CLK] = &gcc_pcie_2_phy_rchng_clk.clkr,
2774 	[GCC_PCIE_2_PHY_RCHNG_CLK_SRC] = &gcc_pcie_2_phy_rchng_clk_src.clkr,
2775 	[GCC_PCIE_2_PIPE_CLK] = &gcc_pcie_2_pipe_clk.clkr,
2776 	[GCC_PCIE_2_PIPE_CLK_SRC] = &gcc_pcie_2_pipe_clk_src.clkr,
2777 	[GCC_PCIE_2_PIPE_DIV2_CLK] = &gcc_pcie_2_pipe_div2_clk.clkr,
2778 	[GCC_PCIE_2_PIPE_DIV2_CLK_SRC] = &gcc_pcie_2_pipe_div2_clk_src.clkr,
2779 	[GCC_PCIE_2_SLV_AXI_CLK] = &gcc_pcie_2_slv_axi_clk.clkr,
2780 	[GCC_PCIE_2_SLV_Q2A_AXI_CLK] = &gcc_pcie_2_slv_q2a_axi_clk.clkr,
2781 	[GCC_PCIE_AUX_CLK] = &gcc_pcie_aux_clk.clkr,
2782 	[GCC_PCIE_AUX_CLK_SRC] = &gcc_pcie_aux_clk_src.clkr,
2783 	[GCC_PCIE_AUX_PHY_CLK_SRC] = &gcc_pcie_aux_phy_clk_src.clkr,
2784 	[GCC_PCIE_CFG_AHB_CLK] = &gcc_pcie_cfg_ahb_clk.clkr,
2785 	[GCC_PCIE_MSTR_AXI_CLK] = &gcc_pcie_mstr_axi_clk.clkr,
2786 	[GCC_PCIE_PIPE_CLK] = &gcc_pcie_pipe_clk.clkr,
2787 	[GCC_PCIE_PIPE_CLK_SRC] = &gcc_pcie_pipe_clk_src.clkr,
2788 	[GCC_PCIE_RCHNG_PHY_CLK] = &gcc_pcie_rchng_phy_clk.clkr,
2789 	[GCC_PCIE_RCHNG_PHY_CLK_SRC] = &gcc_pcie_rchng_phy_clk_src.clkr,
2790 	[GCC_PCIE_SLEEP_CLK] = &gcc_pcie_sleep_clk.clkr,
2791 	[GCC_PCIE_SLV_AXI_CLK] = &gcc_pcie_slv_axi_clk.clkr,
2792 	[GCC_PCIE_SLV_Q2A_AXI_CLK] = &gcc_pcie_slv_q2a_axi_clk.clkr,
2793 	[GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2794 	[GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
2795 	[GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2796 	[GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
2797 	[GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
2798 	[GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
2799 	[GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
2800 	[GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
2801 	[GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
2802 	[GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
2803 	[GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
2804 	[GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
2805 	[GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
2806 	[GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
2807 	[GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
2808 	[GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
2809 	[GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
2810 	[GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
2811 	[GCC_QUPV3_WRAP0_S6_CLK] = &gcc_qupv3_wrap0_s6_clk.clkr,
2812 	[GCC_QUPV3_WRAP0_S6_CLK_SRC] = &gcc_qupv3_wrap0_s6_clk_src.clkr,
2813 	[GCC_QUPV3_WRAP0_S7_CLK] = &gcc_qupv3_wrap0_s7_clk.clkr,
2814 	[GCC_QUPV3_WRAP0_S7_CLK_SRC] = &gcc_qupv3_wrap0_s7_clk_src.clkr,
2815 	[GCC_QUPV3_WRAP0_S8_CLK] = &gcc_qupv3_wrap0_s8_clk.clkr,
2816 	[GCC_QUPV3_WRAP0_S8_CLK_SRC] = &gcc_qupv3_wrap0_s8_clk_src.clkr,
2817 	[GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
2818 	[GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
2819 	[GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2820 	[GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2821 	[GCC_SDCC1_APPS_CLK_SRC] = &gcc_sdcc1_apps_clk_src.clkr,
2822 	[GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2823 	[GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2824 	[GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
2825 	[GCC_USB2_CLKREF_EN] = &gcc_usb2_clkref_en.clkr,
2826 	[GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2827 	[GCC_USB30_MASTER_CLK_SRC] = &gcc_usb30_master_clk_src.clkr,
2828 	[GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2829 	[GCC_USB30_MOCK_UTMI_CLK_SRC] = &gcc_usb30_mock_utmi_clk_src.clkr,
2830 	[GCC_USB30_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_mock_utmi_postdiv_clk_src.clkr,
2831 	[GCC_USB30_MSTR_AXI_CLK] = &gcc_usb30_mstr_axi_clk.clkr,
2832 	[GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2833 	[GCC_USB30_SLV_AHB_CLK] = &gcc_usb30_slv_ahb_clk.clkr,
2834 	[GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2835 	[GCC_USB3_PHY_AUX_CLK_SRC] = &gcc_usb3_phy_aux_clk_src.clkr,
2836 	[GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2837 	[GCC_USB3_PHY_PIPE_CLK_SRC] = &gcc_usb3_phy_pipe_clk_src.clkr,
2838 	[GCC_USB3_PRIM_CLKREF_EN] = &gcc_usb3_prim_clkref_en.clkr,
2839 	[GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
2840 	[GPLL0] = &gpll0.clkr,
2841 	[GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
2842 	[GPLL4] = &gpll4.clkr,
2843 	[GPLL5] = &gpll5.clkr,
2844 	[GPLL6] = &gpll6.clkr,
2845 	[GPLL8] = &gpll8.clkr,
2920 	{ .compatible = "qcom,sdx75-gcc" },
2939 	/* Keep some clocks always-on */  in gcc_sdx75_probe()
2943 	return qcom_cc_really_probe(&pdev->dev, &gcc_sdx75_desc, regmap);  in gcc_sdx75_probe()
2949 		.name = "gcc-sdx75",