Lines Matching +full:clkr +full:- +full:- +full:-
1 // SPDX-License-Identifier: GPL-2.0
10 #include <linux/clk-provider.h>
12 #include <linux/reset-controller.h>
14 #include <dt-bindings/clock/qcom,gcc-qcs404.h>
16 #include "clk-alpha-pll.h"
17 #include "clk-branch.h"
18 #include "clk-pll.h"
19 #include "clk-rcg.h"
20 #include "clk-regmap.h"
53 { .index = DT_XO, .name = "xo-board" },
70 .clkr = {
87 .clkr = {
103 .clkr = {
119 .clkr = {
152 .clkr = {
165 .clkr = {
185 .clkr.hw.init = &(struct clk_init_data){
199 &gpll6.clkr.hw,
212 { .index = DT_XO, .name = "xo-board" },
213 { .hw = &gpll0_out_main.clkr.hw },
217 { .index = DT_XO, .name = "xo-board" },
218 { .hw = &gpll0_ao_out_main.clkr.hw },
229 { .index = DT_XO, .name = "xo-board" },
230 { .hw = &gpll0_out_main.clkr.hw },
242 { .index = DT_XO, .name = "xo-board" },
243 { .hw = &gpll0_out_main.clkr.hw },
253 { .index = DT_XO, .name = "xo-board" },
254 { .hw = &gpll1_out_main.clkr.hw },
263 { .index = DT_XO, .name = "xo-board" },
273 { .index = DT_XO, .name = "xo-board" },
285 { .index = DT_XO, .name = "xo-board" },
286 { .hw = &gpll0_out_main.clkr.hw },
287 { .hw = &gpll3_out_main.clkr.hw },
297 { .index = DT_XO, .name = "xo-board" },
309 { .index = DT_XO, .name = "xo-board" },
310 { .hw = &gpll0_out_main.clkr.hw },
321 { .index = DT_XO, .name = "xo-board" },
331 { .index = DT_XO, .name = "xo-board" },
341 { .index = DT_XO, .name = "xo-board" },
353 { .index = DT_XO, .name = "xo-board" },
354 { .hw = &gpll0_out_main.clkr.hw },
355 { .hw = &gpll4_out_main.clkr.hw },
365 { .index = DT_XO, .name = "xo-board" },
366 { .hw = &gpll0_out_main.clkr.hw },
374 { .index = DT_XO, .name = "xo-board" },
383 { .index = DT_XO, .name = "xo-board" },
384 { .hw = &gpll0_out_main.clkr.hw },
401 .clkr.hw.init = &(struct clk_init_data){
422 .clkr.hw.init = &(struct clk_init_data){
447 .clkr.hw.init = &(struct clk_init_data){
461 .clkr.hw.init = &(struct clk_init_data){
486 .clkr.hw.init = &(struct clk_init_data){
500 .clkr.hw.init = &(struct clk_init_data){
526 .clkr.hw.init = &(struct clk_init_data){
540 .clkr.hw.init = &(struct clk_init_data){
554 .clkr.hw.init = &(struct clk_init_data){
568 .clkr.hw.init = &(struct clk_init_data){
582 .clkr.hw.init = &(struct clk_init_data){
616 .clkr.hw.init = &(struct clk_init_data){
630 .clkr.hw.init = &(struct clk_init_data){
644 .clkr.hw.init = &(struct clk_init_data){
659 .clkr.hw.init = &(struct clk_init_data){
673 .clkr.hw.init = &(struct clk_init_data){
687 .clkr.hw.init = &(struct clk_init_data){
701 .clkr.hw.init = &(struct clk_init_data){
714 .clkr.hw.init = &(struct clk_init_data){
737 .clkr.hw.init = &(struct clk_init_data){
758 .clkr.hw.init = &(struct clk_init_data){
777 .clkr.hw.init = &(struct clk_init_data){
811 .clkr.hw.init = &(struct clk_init_data){
832 .clkr.hw.init = &(struct clk_init_data){
846 .clkr.hw.init = &(struct clk_init_data){
860 .clkr.hw.init = &(struct clk_init_data){
874 .clkr.hw.init = &(struct clk_init_data){
888 .clkr.hw.init = &(struct clk_init_data){
915 .clkr.hw.init = &(struct clk_init_data){
934 .clkr.hw.init = &(struct clk_init_data){
955 .clkr.hw.init = &(struct clk_init_data){
968 .clkr.hw.init = &(struct clk_init_data){
989 .clkr.hw.init = &(struct clk_init_data){
1017 .clkr.hw.init = &(struct clk_init_data){
1037 .clkr.hw.init = &(struct clk_init_data){
1063 .clkr.hw.init = &(struct clk_init_data){
1077 .clkr.hw.init = &(struct clk_init_data){
1099 .clkr.hw.init = &(struct clk_init_data){
1113 .clkr.hw.init = &(struct clk_init_data){
1127 .clkr.hw.init = &(struct clk_init_data){
1150 .clkr.hw.init = &(struct clk_init_data){
1164 .clkr.hw.init = &(struct clk_init_data){
1186 .clkr.hw.init = &(struct clk_init_data) {
1197 .clkr = {
1203 &apss_ahb_clk_src.clkr.hw,
1215 .clkr = {
1228 .clkr = {
1235 &gcc_apss_tcu_clk.clkr.hw,
1245 .clkr = {
1258 .clkr = {
1264 &cdsp_bimc_clk_src.clkr.hw
1276 .clkr = {
1289 .clkr = {
1302 .clkr = {
1315 .clkr = {
1328 .clkr = {
1334 &blsp1_qup0_i2c_apps_clk_src.clkr.hw,
1346 .clkr = {
1352 &blsp1_qup0_spi_apps_clk_src.clkr.hw,
1364 .clkr = {
1370 &blsp1_qup1_i2c_apps_clk_src.clkr.hw,
1382 .clkr = {
1388 &blsp1_qup1_spi_apps_clk_src.clkr.hw,
1400 .clkr = {
1406 &blsp1_qup2_i2c_apps_clk_src.clkr.hw,
1418 .clkr = {
1424 &blsp1_qup2_spi_apps_clk_src.clkr.hw,
1436 .clkr = {
1442 &blsp1_qup3_i2c_apps_clk_src.clkr.hw,
1454 .clkr = {
1460 &blsp1_qup3_spi_apps_clk_src.clkr.hw,
1472 .clkr = {
1478 &blsp1_qup4_i2c_apps_clk_src.clkr.hw,
1490 .clkr = {
1496 &blsp1_qup4_spi_apps_clk_src.clkr.hw,
1508 .clkr = {
1514 &blsp1_uart0_apps_clk_src.clkr.hw,
1526 .clkr = {
1532 &blsp1_uart1_apps_clk_src.clkr.hw,
1544 .clkr = {
1550 &blsp1_uart2_apps_clk_src.clkr.hw,
1562 .clkr = {
1568 &blsp1_uart3_apps_clk_src.clkr.hw,
1580 .clkr = {
1593 .clkr = {
1599 &blsp2_qup0_i2c_apps_clk_src.clkr.hw,
1611 .clkr = {
1617 &blsp2_qup0_spi_apps_clk_src.clkr.hw,
1629 .clkr = {
1635 &blsp2_uart0_apps_clk_src.clkr.hw,
1647 .clkr = {
1660 .clkr = {
1673 .clkr = {
1686 .clkr = {
1699 .clkr = {
1712 .clkr = {
1718 &emac_ptp_clk_src.clkr.hw,
1730 .clkr = {
1736 &emac_clk_src.clkr.hw,
1748 .clkr = {
1761 .clkr = {
1774 .clkr = {
1787 .clkr = {
1800 .clkr = {
1813 .clkr = {
1819 &cdsp_bimc_clk_src.clkr.hw
1831 .clkr = {
1837 &gp1_clk_src.clkr.hw,
1849 .clkr = {
1855 &gp2_clk_src.clkr.hw,
1867 .clkr = {
1873 &gp3_clk_src.clkr.hw,
1885 .clkr = {
1898 .clkr = {
1911 .clkr = {
1924 .clkr = {
1937 .clkr = {
1943 &byte0_clk_src.clkr.hw,
1955 .clkr = {
1961 &esc0_clk_src.clkr.hw,
1973 .clkr = {
1979 &hdmi_app_clk_src.clkr.hw,
1991 .clkr = {
1997 &hdmi_pclk_clk_src.clkr.hw,
2009 .clkr = {
2015 &mdp_clk_src.clkr.hw,
2027 .clkr = {
2033 &pclk0_clk_src.clkr.hw,
2045 .clkr = {
2051 &vsync_clk_src.clkr.hw,
2063 .clkr = {
2076 .clkr = {
2082 &gfx3d_clk_src.clkr.hw,
2094 .clkr = {
2100 &pcie_0_aux_clk_src.clkr.hw,
2112 .clkr = {
2125 .clkr = {
2138 .clkr = {
2144 &pcie_0_pipe_clk_src.clkr.hw,
2156 .clkr = {
2169 .clkr = {
2183 .clkr = {
2197 .clkr = {
2203 &pdm2_clk_src.clkr.hw,
2215 .clkr = {
2228 .clkr = {
2242 .clkr = {
2255 .clkr = {
2268 .clkr = {
2281 .clkr = {
2294 .clkr = {
2307 .clkr = {
2313 &sdcc1_apps_clk_src.clkr.hw,
2325 .clkr = {
2331 &sdcc1_ice_core_clk_src.clkr.hw,
2343 .clkr = {
2356 .clkr = {
2369 .clkr = {
2375 &sdcc2_apps_clk_src.clkr.hw,
2387 .clkr = {
2400 .clkr = {
2406 &usb30_master_clk_src.clkr.hw,
2417 .clkr = {
2430 .clkr = {
2436 &usb20_mock_utmi_clk_src.clkr.hw,
2448 .clkr = {
2461 .clkr = {
2467 &usb30_master_clk_src.clkr.hw,
2479 .clkr = {
2485 &usb30_mock_utmi_clk_src.clkr.hw,
2497 .clkr = {
2510 .clkr = {
2516 &usb3_phy_aux_clk_src.clkr.hw,
2527 .clkr = {
2540 .clkr = {
2553 .clkr = {
2559 &usb_hs_system_clk_src.clkr.hw,
2571 .clkr = {
2584 .clkr = {
2615 [GCC_APSS_AHB_CLK_SRC] = &apss_ahb_clk_src.clkr,
2616 [GCC_BLSP1_QUP0_I2C_APPS_CLK_SRC] = &blsp1_qup0_i2c_apps_clk_src.clkr,
2617 [GCC_BLSP1_QUP0_SPI_APPS_CLK_SRC] = &blsp1_qup0_spi_apps_clk_src.clkr,
2618 [GCC_BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2619 [GCC_BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2620 [GCC_BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2621 [GCC_BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2622 [GCC_BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2623 [GCC_BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2624 [GCC_BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2625 [GCC_BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2626 [GCC_BLSP1_UART0_APPS_CLK_SRC] = &blsp1_uart0_apps_clk_src.clkr,
2627 [GCC_BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2628 [GCC_BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2629 [GCC_BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2630 [GCC_BLSP2_QUP0_I2C_APPS_CLK_SRC] = &blsp2_qup0_i2c_apps_clk_src.clkr,
2631 [GCC_BLSP2_QUP0_SPI_APPS_CLK_SRC] = &blsp2_qup0_spi_apps_clk_src.clkr,
2632 [GCC_BLSP2_UART0_APPS_CLK_SRC] = &blsp2_uart0_apps_clk_src.clkr,
2633 [GCC_BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
2634 [GCC_EMAC_CLK_SRC] = &emac_clk_src.clkr,
2635 [GCC_EMAC_PTP_CLK_SRC] = &emac_ptp_clk_src.clkr,
2636 [GCC_ESC0_CLK_SRC] = &esc0_clk_src.clkr,
2637 [GCC_APSS_AHB_CLK] = &gcc_apss_ahb_clk.clkr,
2638 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
2639 [GCC_BIMC_CDSP_CLK] = &gcc_bimc_cdsp_clk.clkr,
2640 [GCC_BIMC_MDSS_CLK] = &gcc_bimc_mdss_clk.clkr,
2641 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2642 [GCC_BLSP1_QUP0_I2C_APPS_CLK] = &gcc_blsp1_qup0_i2c_apps_clk.clkr,
2643 [GCC_BLSP1_QUP0_SPI_APPS_CLK] = &gcc_blsp1_qup0_spi_apps_clk.clkr,
2644 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2645 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2646 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2647 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2648 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2649 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2650 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2651 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2652 [GCC_BLSP1_UART0_APPS_CLK] = &gcc_blsp1_uart0_apps_clk.clkr,
2653 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2654 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2655 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2656 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2657 [GCC_BLSP2_QUP0_I2C_APPS_CLK] = &gcc_blsp2_qup0_i2c_apps_clk.clkr,
2658 [GCC_BLSP2_QUP0_SPI_APPS_CLK] = &gcc_blsp2_qup0_spi_apps_clk.clkr,
2659 [GCC_BLSP2_UART0_APPS_CLK] = &gcc_blsp2_uart0_apps_clk.clkr,
2660 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2661 [GCC_ETH_AXI_CLK] = &gcc_eth_axi_clk.clkr,
2662 [GCC_ETH_PTP_CLK] = &gcc_eth_ptp_clk.clkr,
2663 [GCC_ETH_RGMII_CLK] = &gcc_eth_rgmii_clk.clkr,
2664 [GCC_ETH_SLAVE_AHB_CLK] = &gcc_eth_slave_ahb_clk.clkr,
2665 [GCC_GENI_IR_S_CLK] = &gcc_geni_ir_s_clk.clkr,
2666 [GCC_GENI_IR_H_CLK] = &gcc_geni_ir_h_clk.clkr,
2667 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2668 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2669 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2670 [GCC_MDSS_AHB_CLK] = &gcc_mdss_ahb_clk.clkr,
2671 [GCC_MDSS_AXI_CLK] = &gcc_mdss_axi_clk.clkr,
2672 [GCC_MDSS_BYTE0_CLK] = &gcc_mdss_byte0_clk.clkr,
2673 [GCC_MDSS_ESC0_CLK] = &gcc_mdss_esc0_clk.clkr,
2674 [GCC_MDSS_HDMI_APP_CLK] = &gcc_mdss_hdmi_app_clk.clkr,
2675 [GCC_MDSS_HDMI_PCLK_CLK] = &gcc_mdss_hdmi_pclk_clk.clkr,
2676 [GCC_MDSS_MDP_CLK] = &gcc_mdss_mdp_clk.clkr,
2677 [GCC_MDSS_PCLK0_CLK] = &gcc_mdss_pclk0_clk.clkr,
2678 [GCC_MDSS_VSYNC_CLK] = &gcc_mdss_vsync_clk.clkr,
2679 [GCC_OXILI_AHB_CLK] = &gcc_oxili_ahb_clk.clkr,
2680 [GCC_OXILI_GFX3D_CLK] = &gcc_oxili_gfx3d_clk.clkr,
2681 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
2682 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
2683 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
2684 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
2685 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
2686 [GCC_PCNOC_USB2_CLK] = &gcc_pcnoc_usb2_clk.clkr,
2687 [GCC_PCNOC_USB3_CLK] = &gcc_pcnoc_usb3_clk.clkr,
2688 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2689 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2690 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2691 [GCC_PWM0_XO512_CLK] = &gcc_pwm0_xo512_clk.clkr,
2692 [GCC_PWM1_XO512_CLK] = &gcc_pwm1_xo512_clk.clkr,
2693 [GCC_PWM2_XO512_CLK] = &gcc_pwm2_xo512_clk.clkr,
2694 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2695 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2696 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
2697 [GCC_CDSP_CFG_AHB_CLK] = &gcc_cdsp_cfg_ahb_clk.clkr,
2698 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2699 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2700 [GCC_SYS_NOC_USB3_CLK] = &gcc_sys_noc_usb3_clk.clkr,
2701 [GCC_USB20_MOCK_UTMI_CLK] = &gcc_usb20_mock_utmi_clk.clkr,
2702 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
2703 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2704 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2705 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2706 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2707 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2708 [GCC_USB_HS_PHY_CFG_AHB_CLK] = &gcc_usb_hs_phy_cfg_ahb_clk.clkr,
2709 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
2710 [GCC_GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
2711 [GCC_GP1_CLK_SRC] = &gp1_clk_src.clkr,
2712 [GCC_GP2_CLK_SRC] = &gp2_clk_src.clkr,
2713 [GCC_GP3_CLK_SRC] = &gp3_clk_src.clkr,
2714 [GCC_GPLL0_OUT_MAIN] = &gpll0_out_main.clkr,
2715 [GCC_GPLL0_AO_OUT_MAIN] = &gpll0_ao_out_main.clkr,
2716 [GCC_GPLL0_SLEEP_CLK_SRC] = &gpll0_sleep_clk_src.clkr,
2717 [GCC_GPLL1_OUT_MAIN] = &gpll1_out_main.clkr,
2718 [GCC_GPLL3_OUT_MAIN] = &gpll3_out_main.clkr,
2719 [GCC_GPLL4_OUT_MAIN] = &gpll4_out_main.clkr,
2720 [GCC_GPLL6] = &gpll6.clkr,
2722 [GCC_HDMI_APP_CLK_SRC] = &hdmi_app_clk_src.clkr,
2723 [GCC_HDMI_PCLK_CLK_SRC] = &hdmi_pclk_clk_src.clkr,
2724 [GCC_MDP_CLK_SRC] = &mdp_clk_src.clkr,
2725 [GCC_PCIE_0_AUX_CLK_SRC] = &pcie_0_aux_clk_src.clkr,
2726 [GCC_PCIE_0_PIPE_CLK_SRC] = &pcie_0_pipe_clk_src.clkr,
2727 [GCC_PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
2728 [GCC_PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2729 [GCC_SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2730 [GCC_SDCC1_ICE_CORE_CLK_SRC] = &sdcc1_ice_core_clk_src.clkr,
2731 [GCC_SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2732 [GCC_USB20_MOCK_UTMI_CLK_SRC] = &usb20_mock_utmi_clk_src.clkr,
2733 [GCC_USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2734 [GCC_USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2735 [GCC_USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,
2736 [GCC_USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
2737 [GCC_VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
2738 [GCC_CDSP_BIMC_CLK_SRC] = &cdsp_bimc_clk_src.clkr,
2740 &gcc_usb_hs_inactivity_timers_clk.clkr,
2741 [GCC_BIMC_GPU_CLK] = &gcc_bimc_gpu_clk.clkr,
2742 [GCC_GTCU_AHB_CLK] = &gcc_gtcu_ahb_clk.clkr,
2743 [GCC_GFX_TCU_CLK] = &gcc_gfx_tcu_clk.clkr,
2744 [GCC_GFX_TBU_CLK] = &gcc_gfx_tbu_clk.clkr,
2745 [GCC_SMMU_CFG_CLK] = &gcc_smmu_cfg_clk.clkr,
2746 [GCC_APSS_TCU_CLK] = &gcc_apss_tcu_clk.clkr,
2747 [GCC_CDSP_TBU_CLK] = &gcc_cdsp_tbu_clk.clkr,
2748 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
2749 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
2750 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
2751 [GCC_MDP_TBU_CLK] = &gcc_mdp_tbu_clk.clkr,
2752 [GCC_QDSS_DAP_CLK] = &gcc_qdss_dap_clk.clkr,
2753 [GCC_DCC_CLK] = &gcc_dcc_clk.clkr,
2754 [GCC_DCC_XO_CLK] = &gcc_dcc_xo_clk.clkr,
2755 [GCC_WCSS_Q6_AHB_CLK] = &gcc_wdsp_q6ss_ahbs_clk.clkr,
2756 [GCC_WCSS_Q6_AXIM_CLK] = &gcc_wdsp_q6ss_axim_clk.clkr,
2812 { .compatible = "qcom,gcc-qcs404" },
2827 return qcom_cc_really_probe(&pdev->dev, &gcc_qcs404_desc, regmap); in gcc_qcs404_probe()
2833 .name = "gcc-qcs404",