Lines Matching +full:clkr +full:- +full:- +full:-
1 // SPDX-License-Identifier: GPL-2.0-only
12 #include <linux/clk-provider.h>
14 #include <linux/reset-controller.h>
16 #include <dt-bindings/clock/qcom,gcc-msm8996.h>
19 #include "clk-regmap.h"
20 #include "clk-alpha-pll.h"
21 #include "clk-rcg.h"
22 #include "clk-branch.h"
51 .clkr = {
71 &gpll0_early.clkr.hw,
81 .clkr.hw.init = &(struct clk_init_data){
84 &gpll0_early.clkr.hw,
93 .clkr = {
99 &gpll0.clkr.hw,
110 .clkr = {
116 &gpll0.clkr.hw,
128 .clkr = {
145 .clkr.hw.init = &(struct clk_init_data){
148 &gpll4_early.clkr.hw,
170 { .hw = &gpll0.clkr.hw }
191 { .hw = &gpll0.clkr.hw },
203 { .hw = &gpll0.clkr.hw },
204 { .hw = &gpll4.clkr.hw }
215 { .hw = &gpll0.clkr.hw },
228 { .hw = &gpll0.clkr.hw },
242 { .hw = &gpll0.clkr.hw },
243 { .hw = &gpll4.clkr.hw },
260 .clkr.hw.init = &(struct clk_init_data){
278 .clkr.hw.init = &(struct clk_init_data){
296 .clkr.hw.init = &(struct clk_init_data){
315 .clkr.hw.init = &(struct clk_init_data){
328 .clkr.hw.init = &(struct clk_init_data){
354 .clkr.hw.init = &(struct clk_init_data){
374 .clkr.hw.init = &(struct clk_init_data){
399 .clkr.hw.init = &(struct clk_init_data){
413 .clkr.hw.init = &(struct clk_init_data){
437 .clkr.hw.init = &(struct clk_init_data){
462 .clkr.hw.init = &(struct clk_init_data){
481 .clkr.hw.init = &(struct clk_init_data){
514 .clkr.hw.init = &(struct clk_init_data){
528 .clkr.hw.init = &(struct clk_init_data){
541 .clkr.hw.init = &(struct clk_init_data){
555 .clkr.hw.init = &(struct clk_init_data){
569 .clkr.hw.init = &(struct clk_init_data){
582 .clkr.hw.init = &(struct clk_init_data){
596 .clkr.hw.init = &(struct clk_init_data){
610 .clkr.hw.init = &(struct clk_init_data){
623 .clkr.hw.init = &(struct clk_init_data){
637 .clkr.hw.init = &(struct clk_init_data){
651 .clkr.hw.init = &(struct clk_init_data){
664 .clkr.hw.init = &(struct clk_init_data){
678 .clkr.hw.init = &(struct clk_init_data){
692 .clkr.hw.init = &(struct clk_init_data){
705 .clkr.hw.init = &(struct clk_init_data){
719 .clkr.hw.init = &(struct clk_init_data){
733 .clkr.hw.init = &(struct clk_init_data){
746 .clkr.hw.init = &(struct clk_init_data){
760 .clkr.hw.init = &(struct clk_init_data){
774 .clkr.hw.init = &(struct clk_init_data){
787 .clkr.hw.init = &(struct clk_init_data){
801 .clkr.hw.init = &(struct clk_init_data){
815 .clkr.hw.init = &(struct clk_init_data){
828 .clkr.hw.init = &(struct clk_init_data){
842 .clkr.hw.init = &(struct clk_init_data){
856 .clkr.hw.init = &(struct clk_init_data){
869 .clkr.hw.init = &(struct clk_init_data){
883 .clkr.hw.init = &(struct clk_init_data){
897 .clkr.hw.init = &(struct clk_init_data){
910 .clkr.hw.init = &(struct clk_init_data){
924 .clkr.hw.init = &(struct clk_init_data){
938 .clkr.hw.init = &(struct clk_init_data){
951 .clkr.hw.init = &(struct clk_init_data){
965 .clkr.hw.init = &(struct clk_init_data){
983 .clkr.hw.init = &(struct clk_init_data){
1002 .clkr.hw.init = &(struct clk_init_data){
1014 .clkr.hw.init = &(struct clk_init_data){
1027 .clkr.hw.init = &(struct clk_init_data){
1039 .clkr.hw.init = &(struct clk_init_data){
1060 .clkr.hw.init = &(struct clk_init_data){
1074 .clkr.hw.init = &(struct clk_init_data){
1088 .clkr.hw.init = &(struct clk_init_data){
1107 .clkr.hw.init = &(struct clk_init_data){
1128 .clkr.hw.init = &(struct clk_init_data){
1148 .clkr.hw.init = &(struct clk_init_data){
1169 .clkr.hw.init = &(struct clk_init_data){
1179 .clkr = {
1185 &usb30_master_clk_src.clkr.hw,
1196 .clkr = {
1202 &ufs_axi_clk_src.clkr.hw,
1213 .clkr = {
1219 &usb20_master_clk_src.clkr.hw,
1230 .clkr = {
1243 .clkr = {
1256 .clkr = {
1262 &usb30_master_clk_src.clkr.hw,
1273 .clkr = {
1279 &gcc_sleep_clk_src.clkr.hw,
1290 .clkr = {
1296 &usb30_mock_utmi_clk_src.clkr.hw,
1307 .clkr = {
1313 &usb3_phy_aux_clk_src.clkr.hw,
1325 .clkr = {
1342 .clkr = {
1348 &usb20_master_clk_src.clkr.hw,
1359 .clkr = {
1365 &gcc_sleep_clk_src.clkr.hw,
1376 .clkr = {
1382 &usb20_mock_utmi_clk_src.clkr.hw,
1393 .clkr = {
1405 .clkr = {
1411 &sdcc1_apps_clk_src.clkr.hw,
1422 .clkr = {
1434 .clkr = {
1440 &sdcc1_ice_core_clk_src.clkr.hw,
1451 .clkr = {
1457 &sdcc2_apps_clk_src.clkr.hw,
1468 .clkr = {
1480 .clkr = {
1486 &sdcc3_apps_clk_src.clkr.hw,
1497 .clkr = {
1509 .clkr = {
1515 &sdcc4_apps_clk_src.clkr.hw,
1526 .clkr = {
1539 .clkr = {
1552 .clkr = {
1558 &gcc_sleep_clk_src.clkr.hw,
1569 .clkr = {
1575 &blsp1_qup1_spi_apps_clk_src.clkr.hw,
1586 .clkr = {
1592 &blsp1_qup1_i2c_apps_clk_src.clkr.hw,
1603 .clkr = {
1609 &blsp1_uart1_apps_clk_src.clkr.hw,
1620 .clkr = {
1626 &blsp1_qup2_spi_apps_clk_src.clkr.hw,
1637 .clkr = {
1643 &blsp1_qup2_i2c_apps_clk_src.clkr.hw,
1654 .clkr = {
1660 &blsp1_uart2_apps_clk_src.clkr.hw,
1671 .clkr = {
1677 &blsp1_qup3_spi_apps_clk_src.clkr.hw,
1688 .clkr = {
1694 &blsp1_qup3_i2c_apps_clk_src.clkr.hw,
1705 .clkr = {
1711 &blsp1_uart3_apps_clk_src.clkr.hw,
1722 .clkr = {
1728 &blsp1_qup4_spi_apps_clk_src.clkr.hw,
1739 .clkr = {
1745 &blsp1_qup4_i2c_apps_clk_src.clkr.hw,
1756 .clkr = {
1762 &blsp1_uart4_apps_clk_src.clkr.hw,
1773 .clkr = {
1779 &blsp1_qup5_spi_apps_clk_src.clkr.hw,
1790 .clkr = {
1796 &blsp1_qup5_i2c_apps_clk_src.clkr.hw,
1807 .clkr = {
1813 &blsp1_uart5_apps_clk_src.clkr.hw,
1824 .clkr = {
1830 &blsp1_qup6_spi_apps_clk_src.clkr.hw,
1841 .clkr = {
1847 &blsp1_qup6_i2c_apps_clk_src.clkr.hw,
1858 .clkr = {
1864 &blsp1_uart6_apps_clk_src.clkr.hw,
1876 .clkr = {
1889 .clkr = {
1895 &gcc_sleep_clk_src.clkr.hw,
1906 .clkr = {
1912 &blsp2_qup1_spi_apps_clk_src.clkr.hw,
1923 .clkr = {
1929 &blsp2_qup1_i2c_apps_clk_src.clkr.hw,
1940 .clkr = {
1946 &blsp2_uart1_apps_clk_src.clkr.hw,
1957 .clkr = {
1963 &blsp2_qup2_spi_apps_clk_src.clkr.hw,
1974 .clkr = {
1980 &blsp2_qup2_i2c_apps_clk_src.clkr.hw,
1991 .clkr = {
1997 &blsp2_uart2_apps_clk_src.clkr.hw,
2008 .clkr = {
2014 &blsp2_qup3_spi_apps_clk_src.clkr.hw,
2025 .clkr = {
2031 &blsp2_qup3_i2c_apps_clk_src.clkr.hw,
2042 .clkr = {
2048 &blsp2_uart3_apps_clk_src.clkr.hw,
2059 .clkr = {
2065 &blsp2_qup4_spi_apps_clk_src.clkr.hw,
2076 .clkr = {
2082 &blsp2_qup4_i2c_apps_clk_src.clkr.hw,
2093 .clkr = {
2099 &blsp2_uart4_apps_clk_src.clkr.hw,
2110 .clkr = {
2116 &blsp2_qup5_spi_apps_clk_src.clkr.hw,
2127 .clkr = {
2133 &blsp2_qup5_i2c_apps_clk_src.clkr.hw,
2144 .clkr = {
2150 &blsp2_uart5_apps_clk_src.clkr.hw,
2161 .clkr = {
2167 &blsp2_qup6_spi_apps_clk_src.clkr.hw,
2178 .clkr = {
2184 &blsp2_qup6_i2c_apps_clk_src.clkr.hw,
2195 .clkr = {
2201 &blsp2_uart6_apps_clk_src.clkr.hw,
2212 .clkr = {
2224 .clkr = {
2230 &pdm2_clk_src.clkr.hw,
2242 .clkr = {
2254 .clkr = {
2266 .clkr = {
2272 &tsif_ref_clk_src.clkr.hw,
2283 .clkr = {
2289 &gcc_sleep_clk_src.clkr.hw,
2301 .clkr = {
2313 .clkr = {
2326 .clkr = {
2332 &hmss_rbcpr_clk_src.clkr.hw,
2343 .clkr = {
2349 &gp1_clk_src.clkr.hw,
2360 .clkr = {
2366 &gp2_clk_src.clkr.hw,
2377 .clkr = {
2383 &gp3_clk_src.clkr.hw,
2394 .clkr = {
2406 .clkr = {
2418 .clkr = {
2430 .clkr = {
2436 &pcie_aux_clk_src.clkr.hw,
2448 .clkr = {
2465 .clkr = {
2477 .clkr = {
2489 .clkr = {
2501 .clkr = {
2507 &pcie_aux_clk_src.clkr.hw,
2519 .clkr = {
2536 .clkr = {
2548 .clkr = {
2560 .clkr = {
2572 .clkr = {
2578 &pcie_aux_clk_src.clkr.hw,
2590 .clkr = {
2607 .clkr = {
2619 .clkr = {
2625 &pcie_aux_clk_src.clkr.hw,
2636 .clkr = {
2642 &ufs_axi_clk_src.clkr.hw,
2653 .clkr = {
2669 &ufs_axi_clk_src.clkr.hw,
2679 .clkr = {
2700 &ufs_axi_clk_src.clkr.hw,
2711 .clkr = {
2724 .clkr = {
2736 .clkr = {
2754 .clkr = {
2772 .clkr = {
2790 .clkr = {
2811 &ufs_ice_core_clk_src.clkr.hw,
2821 .clkr = {
2838 .clkr = {
2844 &ufs_ice_core_clk_src.clkr.hw,
2855 .clkr = {
2867 .clkr = {
2879 .clkr = {
2892 .clkr = {
2905 .clkr = {
2918 .clkr = {
2931 .clkr = {
2937 &ufs_axi_clk_src.clkr.hw,
2948 .clkr = {
2954 &usb30_master_clk_src.clkr.hw,
2965 .clkr = {
2977 .clkr = {
2989 .clkr = {
3001 .clkr = {
3007 &qspi_ser_clk_src.clkr.hw,
3018 .clkr = {
3035 .clkr = {
3052 .clkr = {
3069 .clkr = {
3086 .clkr = {
3103 .clkr = {
3120 .clkr = {
3137 .clkr = {
3149 .clkr = {
3161 .clkr = {
3173 .clkr = {
3270 [GPLL0_EARLY] = &gpll0_early.clkr,
3271 [GPLL0] = &gpll0.clkr,
3272 [GPLL4_EARLY] = &gpll4_early.clkr,
3273 [GPLL4] = &gpll4.clkr,
3274 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
3275 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
3276 [USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,
3277 [USB20_MASTER_CLK_SRC] = &usb20_master_clk_src.clkr,
3278 [USB20_MOCK_UTMI_CLK_SRC] = &usb20_mock_utmi_clk_src.clkr,
3279 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
3280 [SDCC1_ICE_CORE_CLK_SRC] = &sdcc1_ice_core_clk_src.clkr,
3281 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
3282 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
3283 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
3284 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
3285 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
3286 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
3287 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
3288 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
3289 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
3290 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
3291 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
3292 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
3293 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
3294 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
3295 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
3296 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
3297 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
3298 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
3299 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
3300 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
3301 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
3302 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
3303 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
3304 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
3305 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
3306 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
3307 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
3308 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
3309 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
3310 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
3311 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
3312 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
3313 [BLSP2_UART4_APPS_CLK_SRC] = &blsp2_uart4_apps_clk_src.clkr,
3314 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
3315 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
3316 [BLSP2_UART5_APPS_CLK_SRC] = &blsp2_uart5_apps_clk_src.clkr,
3317 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
3318 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
3319 [BLSP2_UART6_APPS_CLK_SRC] = &blsp2_uart6_apps_clk_src.clkr,
3320 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
3321 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
3322 [GCC_SLEEP_CLK_SRC] = &gcc_sleep_clk_src.clkr,
3323 [HMSS_RBCPR_CLK_SRC] = &hmss_rbcpr_clk_src.clkr,
3324 [HMSS_GPLL0_CLK_SRC] = &hmss_gpll0_clk_src.clkr,
3325 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
3326 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
3327 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
3328 [PCIE_AUX_CLK_SRC] = &pcie_aux_clk_src.clkr,
3329 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
3330 [UFS_ICE_CORE_CLK_SRC] = &ufs_ice_core_clk_src.clkr,
3331 [QSPI_SER_CLK_SRC] = &qspi_ser_clk_src.clkr,
3332 [GCC_SYS_NOC_USB3_AXI_CLK] = &gcc_sys_noc_usb3_axi_clk.clkr,
3333 [GCC_SYS_NOC_UFS_AXI_CLK] = &gcc_sys_noc_ufs_axi_clk.clkr,
3334 [GCC_PERIPH_NOC_USB20_AHB_CLK] = &gcc_periph_noc_usb20_ahb_clk.clkr,
3335 [GCC_MMSS_NOC_CFG_AHB_CLK] = &gcc_mmss_noc_cfg_ahb_clk.clkr,
3336 [GCC_MMSS_BIMC_GFX_CLK] = &gcc_mmss_bimc_gfx_clk.clkr,
3337 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
3338 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
3339 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
3340 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
3341 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
3342 [GCC_USB20_MASTER_CLK] = &gcc_usb20_master_clk.clkr,
3343 [GCC_USB20_SLEEP_CLK] = &gcc_usb20_sleep_clk.clkr,
3344 [GCC_USB20_MOCK_UTMI_CLK] = &gcc_usb20_mock_utmi_clk.clkr,
3345 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
3346 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3347 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3348 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
3349 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3350 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3351 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
3352 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
3353 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3354 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3355 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
3356 [GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
3357 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
3358 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
3359 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
3360 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
3361 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
3362 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
3363 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
3364 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
3365 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
3366 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
3367 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
3368 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
3369 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
3370 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
3371 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
3372 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
3373 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
3374 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
3375 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
3376 [GCC_BLSP2_SLEEP_CLK] = &gcc_blsp2_sleep_clk.clkr,
3377 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
3378 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
3379 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
3380 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
3381 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
3382 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
3383 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
3384 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
3385 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
3386 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
3387 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
3388 [GCC_BLSP2_UART4_APPS_CLK] = &gcc_blsp2_uart4_apps_clk.clkr,
3389 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
3390 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
3391 [GCC_BLSP2_UART5_APPS_CLK] = &gcc_blsp2_uart5_apps_clk.clkr,
3392 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
3393 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
3394 [GCC_BLSP2_UART6_APPS_CLK] = &gcc_blsp2_uart6_apps_clk.clkr,
3395 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3396 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3397 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3398 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
3399 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
3400 [GCC_TSIF_INACTIVITY_TIMERS_CLK] = &gcc_tsif_inactivity_timers_clk.clkr,
3401 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3402 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
3403 [GCC_HMSS_RBCPR_CLK] = &gcc_hmss_rbcpr_clk.clkr,
3404 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3405 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3406 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3407 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3408 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3409 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3410 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3411 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3412 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3413 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3414 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3415 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3416 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3417 [GCC_PCIE_2_SLV_AXI_CLK] = &gcc_pcie_2_slv_axi_clk.clkr,
3418 [GCC_PCIE_2_MSTR_AXI_CLK] = &gcc_pcie_2_mstr_axi_clk.clkr,
3419 [GCC_PCIE_2_CFG_AHB_CLK] = &gcc_pcie_2_cfg_ahb_clk.clkr,
3420 [GCC_PCIE_2_AUX_CLK] = &gcc_pcie_2_aux_clk.clkr,
3421 [GCC_PCIE_2_PIPE_CLK] = &gcc_pcie_2_pipe_clk.clkr,
3422 [GCC_PCIE_PHY_CFG_AHB_CLK] = &gcc_pcie_phy_cfg_ahb_clk.clkr,
3423 [GCC_PCIE_PHY_AUX_CLK] = &gcc_pcie_phy_aux_clk.clkr,
3424 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
3425 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
3426 [GCC_UFS_TX_CFG_CLK] = &gcc_ufs_tx_cfg_clk.clkr,
3427 [GCC_UFS_RX_CFG_CLK] = &gcc_ufs_rx_cfg_clk.clkr,
3428 [GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK] = &gcc_hlos1_vote_lpass_core_smmu_clk.clkr,
3429 [GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK] = &gcc_hlos1_vote_lpass_adsp_smmu_clk.clkr,
3430 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
3431 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
3432 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
3433 [GCC_UFS_UNIPRO_CORE_CLK] = &gcc_ufs_unipro_core_clk.clkr,
3434 [GCC_UFS_ICE_CORE_CLK] = &gcc_ufs_ice_core_clk.clkr,
3435 [GCC_UFS_SYS_CLK_CORE_CLK] = &gcc_ufs_sys_clk_core_clk.clkr,
3436 [GCC_UFS_TX_SYMBOL_CLK_CORE_CLK] = &gcc_ufs_tx_symbol_clk_core_clk.clkr,
3437 [GCC_AGGRE0_SNOC_AXI_CLK] = &gcc_aggre0_snoc_axi_clk.clkr,
3438 [GCC_AGGRE0_CNOC_AHB_CLK] = &gcc_aggre0_cnoc_ahb_clk.clkr,
3439 [GCC_SMMU_AGGRE0_AXI_CLK] = &gcc_smmu_aggre0_axi_clk.clkr,
3440 [GCC_SMMU_AGGRE0_AHB_CLK] = &gcc_smmu_aggre0_ahb_clk.clkr,
3441 [GCC_AGGRE2_UFS_AXI_CLK] = &gcc_aggre2_ufs_axi_clk.clkr,
3442 [GCC_AGGRE2_USB3_AXI_CLK] = &gcc_aggre2_usb3_axi_clk.clkr,
3443 [GCC_QSPI_AHB_CLK] = &gcc_qspi_ahb_clk.clkr,
3444 [GCC_QSPI_SER_CLK] = &gcc_qspi_ser_clk.clkr,
3445 [GCC_USB3_CLKREF_CLK] = &gcc_usb3_clkref_clk.clkr,
3446 [GCC_HDMI_CLKREF_CLK] = &gcc_hdmi_clkref_clk.clkr,
3447 [GCC_UFS_CLKREF_CLK] = &gcc_ufs_clkref_clk.clkr,
3448 [GCC_PCIE_CLKREF_CLK] = &gcc_pcie_clkref_clk.clkr,
3449 [GCC_RX2_USB2_CLKREF_CLK] = &gcc_rx2_usb2_clkref_clk.clkr,
3450 [GCC_RX1_USB2_CLKREF_CLK] = &gcc_rx1_usb2_clkref_clk.clkr,
3451 [GCC_EDP_CLKREF_CLK] = &gcc_edp_clkref_clk.clkr,
3452 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
3453 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
3454 [GCC_MSS_SNOC_AXI_CLK] = &gcc_mss_snoc_axi_clk.clkr,
3455 [GCC_MSS_MNOC_BIMC_AXI_CLK] = &gcc_mss_mnoc_bimc_axi_clk.clkr,
3456 [GCC_DCC_AHB_CLK] = &gcc_dcc_ahb_clk.clkr,
3457 [GCC_AGGRE0_NOC_MPU_CFG_AHB_CLK] = &gcc_aggre0_noc_mpu_cfg_ahb_clk.clkr,
3458 [GCC_MMSS_GPLL0_DIV_CLK] = &gcc_mmss_gpll0_div_clk.clkr,
3459 [GCC_MSS_GPLL0_DIV_CLK] = &gcc_mss_gpll0_div_clk.clkr,
3604 { .compatible = "qcom,gcc-msm8996" },
3623 return qcom_cc_really_probe(&pdev->dev, &gcc_msm8996_desc, regmap); in gcc_msm8996_probe()
3629 .name = "gcc-msm8996",
3648 MODULE_ALIAS("platform:gcc-msm8996");