Lines Matching +full:clkr +full:- +full:- +full:-
1 // SPDX-License-Identifier: GPL-2.0-only
5 * Based on gcc-msm8953.c:
7 * with parts taken from gcc-qcs404.c:
9 * and gcc-msm8939.c:
11 * adapted with data from clock-gcc-8952.c in Qualcomm's msm-4.9 release:
12 * Copyright (c) 2014-2020, The Linux Foundation. All rights reserved.
16 #include <linux/clk-provider.h>
23 #include <linux/reset-controller.h>
25 #include <dt-bindings/clock/qcom,gcc-msm8917.h>
27 #include "clk-alpha-pll.h"
28 #include "clk-branch.h"
29 #include "clk-pll.h"
30 #include "clk-rcg.h"
56 .clkr = {
74 .clkr = {
80 &gpll0_sleep_clk_src.clkr.hw,
91 .clkr.hw.init = &(struct clk_init_data){
94 &gpll0_early.clkr.hw,
119 .clkr = {
134 .clkr.hw.init = &(struct clk_init_data){
137 &gpll3_early.clkr.hw,
148 .clkr = {
165 .clkr.hw.init = &(struct clk_init_data){
168 &gpll4_early.clkr.hw,
183 .clkr.hw.init = &(struct clk_init_data){
199 &gpll6_early.clkr.hw,
218 { .hw = &gpll0.clkr.hw },
230 { .hw = &gpll0.clkr.hw },
244 { .hw = &gpll0.clkr.hw },
246 { .hw = &gpll4.clkr.hw },
262 .clkr.hw.init = &(struct clk_init_data) {
281 .clkr.hw.init = &(struct clk_init_data) {
294 .clkr.hw.init = &(struct clk_init_data) {
307 .clkr.hw.init = &(struct clk_init_data) {
320 .clkr.hw.init = &(struct clk_init_data) {
333 .clkr.hw.init = &(struct clk_init_data) {
346 .clkr.hw.init = &(struct clk_init_data) {
371 .clkr.hw.init = &(struct clk_init_data) {
385 .clkr.hw.init = &(struct clk_init_data) {
399 .clkr.hw.init = &(struct clk_init_data) {
413 .clkr.hw.init = &(struct clk_init_data) {
427 .clkr.hw.init = &(struct clk_init_data) {
441 .clkr.hw.init = &(struct clk_init_data) {
475 .clkr.hw.init = &(struct clk_init_data) {
489 .clkr.hw.init = &(struct clk_init_data) {
503 .clkr.hw.init = &(struct clk_init_data) {
517 .clkr.hw.init = &(struct clk_init_data) {
539 .clkr.hw.init = &(struct clk_init_data) {
561 .clkr.hw.init = &(struct clk_init_data) {
575 .clkr.hw.init = &(struct clk_init_data) {
595 .clkr.hw.init = &(struct clk_init_data) {
615 .clkr.hw.init = &(struct clk_init_data) {
631 { .hw = &gpll0.clkr.hw },
650 .clkr.hw.init = &(struct clk_init_data) {
671 .clkr.hw.init = &(struct clk_init_data) {
691 .clkr.hw.init = &(struct clk_init_data) {
704 .clkr.hw.init = &(struct clk_init_data) {
717 .clkr.hw.init = &(struct clk_init_data) {
738 .clkr.hw.init = &(struct clk_init_data) {
751 .clkr.hw.init = &(struct clk_init_data) {
769 .clkr.hw.init = &(struct clk_init_data) {
793 { .hw = &gpll0.clkr.hw },
794 { .hw = &gpll3.clkr.hw },
825 .clkr.hw.init = &(struct clk_init_data) {
845 .clkr.hw.init = &(struct clk_init_data) {
859 .clkr.hw.init = &(struct clk_init_data) {
873 .clkr.hw.init = &(struct clk_init_data) {
893 .clkr.hw.init = &(struct clk_init_data) {
914 .clkr.hw.init = &(struct clk_init_data) {
928 .clkr.hw.init = &(struct clk_init_data) {
942 .clkr.hw.init = &(struct clk_init_data) {
968 .clkr.hw.init = &(struct clk_init_data) {
991 .clkr.hw.init = &(struct clk_init_data) {
1010 .clkr.hw.init = &(struct clk_init_data) {
1029 .clkr.hw.init = &(struct clk_init_data) {
1045 { .hw = &gpll0.clkr.hw },
1046 { .hw = &gpll4.clkr.hw },
1069 .clkr.hw.init = &(struct clk_init_data) {
1095 .clkr.hw.init = &(struct clk_init_data) {
1116 .clkr.hw.init = &(struct clk_init_data){
1140 .clkr.hw.init = &(struct clk_init_data) {
1168 .clkr.hw.init = &(struct clk_init_data) {
1181 .clkr.hw.init = &(struct clk_init_data) {
1199 .clkr.hw.init = &(struct clk_init_data) {
1210 .clkr = {
1223 .clkr = {
1236 .clkr = {
1249 .clkr = {
1262 .clkr = {
1275 .clkr = {
1281 &blsp1_qup2_i2c_apps_clk_src.clkr.hw,
1293 .clkr = {
1299 &blsp1_qup3_i2c_apps_clk_src.clkr.hw,
1311 .clkr = {
1317 &blsp1_qup4_i2c_apps_clk_src.clkr.hw,
1329 .clkr = {
1335 &blsp2_qup1_i2c_apps_clk_src.clkr.hw,
1347 .clkr = {
1353 &blsp2_qup2_i2c_apps_clk_src.clkr.hw,
1365 .clkr = {
1371 &blsp2_qup3_i2c_apps_clk_src.clkr.hw,
1383 .clkr = {
1389 &blsp1_qup2_spi_apps_clk_src.clkr.hw,
1401 .clkr = {
1407 &blsp1_qup3_spi_apps_clk_src.clkr.hw,
1419 .clkr = {
1425 &blsp1_qup4_spi_apps_clk_src.clkr.hw,
1437 .clkr = {
1443 &blsp2_qup1_spi_apps_clk_src.clkr.hw,
1455 .clkr = {
1461 &blsp2_qup2_spi_apps_clk_src.clkr.hw,
1473 .clkr = {
1479 &blsp2_qup3_spi_apps_clk_src.clkr.hw,
1491 .clkr = {
1497 &blsp1_uart1_apps_clk_src.clkr.hw,
1509 .clkr = {
1515 &blsp1_uart2_apps_clk_src.clkr.hw,
1527 .clkr = {
1533 &blsp2_uart1_apps_clk_src.clkr.hw,
1545 .clkr = {
1551 &blsp2_uart2_apps_clk_src.clkr.hw,
1563 .clkr = {
1576 .clkr = {
1589 .clkr = {
1595 &camss_top_ahb_clk_src.clkr.hw,
1607 .clkr = {
1613 &cci_clk_src.clkr.hw,
1625 .clkr = {
1631 &camss_top_ahb_clk_src.clkr.hw,
1643 .clkr = {
1649 &cpp_clk_src.clkr.hw,
1661 .clkr = {
1667 &camss_top_ahb_clk_src.clkr.hw,
1679 .clkr = {
1685 &camss_top_ahb_clk_src.clkr.hw,
1697 .clkr = {
1703 &camss_top_ahb_clk_src.clkr.hw,
1715 .clkr = {
1721 &csi0_clk_src.clkr.hw,
1733 .clkr = {
1739 &csi1_clk_src.clkr.hw,
1751 .clkr = {
1757 &csi2_clk_src.clkr.hw,
1769 .clkr = {
1775 &csi0_clk_src.clkr.hw,
1787 .clkr = {
1793 &csi1_clk_src.clkr.hw,
1805 .clkr = {
1811 &csi2_clk_src.clkr.hw,
1823 .clkr = {
1829 &csi0phytimer_clk_src.clkr.hw,
1841 .clkr = {
1847 &csi1phytimer_clk_src.clkr.hw,
1859 .clkr = {
1865 &csi0_clk_src.clkr.hw,
1877 .clkr = {
1883 &csi1_clk_src.clkr.hw,
1895 .clkr = {
1901 &csi2_clk_src.clkr.hw,
1913 .clkr = {
1919 &csi0_clk_src.clkr.hw,
1931 .clkr = {
1937 &csi1_clk_src.clkr.hw,
1949 .clkr = {
1955 &csi2_clk_src.clkr.hw,
1967 .clkr = {
1973 &vfe0_clk_src.clkr.hw,
1985 .clkr = {
1991 &vfe1_clk_src.clkr.hw,
2003 .clkr = {
2009 &camss_gp0_clk_src.clkr.hw,
2021 .clkr = {
2027 &camss_gp1_clk_src.clkr.hw,
2039 .clkr = {
2045 &camss_top_ahb_clk_src.clkr.hw,
2057 .clkr = {
2063 &jpeg0_clk_src.clkr.hw,
2075 .clkr = {
2081 &camss_top_ahb_clk_src.clkr.hw,
2093 .clkr = {
2106 .clkr = {
2112 &mclk0_clk_src.clkr.hw,
2124 .clkr = {
2130 &mclk1_clk_src.clkr.hw,
2142 .clkr = {
2148 &mclk2_clk_src.clkr.hw,
2160 .clkr = {
2166 &camss_top_ahb_clk_src.clkr.hw,
2178 .clkr = {
2184 &camss_top_ahb_clk_src.clkr.hw,
2196 .clkr = {
2202 &camss_top_ahb_clk_src.clkr.hw,
2214 .clkr = {
2227 .clkr = {
2233 &vfe0_clk_src.clkr.hw,
2245 .clkr = {
2251 &camss_top_ahb_clk_src.clkr.hw,
2263 .clkr = {
2276 .clkr = {
2282 &vfe1_clk_src.clkr.hw,
2294 .clkr = {
2307 .clkr = {
2320 .clkr = {
2333 .clkr = {
2339 &crypto_clk_src.clkr.hw,
2351 .clkr = {
2364 .clkr = {
2377 .clkr = {
2390 .clkr = {
2403 .clkr = {
2409 &gp1_clk_src.clkr.hw,
2421 .clkr = {
2427 &gp2_clk_src.clkr.hw,
2439 .clkr = {
2445 &gp3_clk_src.clkr.hw,
2457 .clkr = {
2470 .clkr = {
2483 .clkr = {
2496 .clkr = {
2509 .clkr = {
2515 &byte0_clk_src.clkr.hw,
2527 .clkr = {
2533 &esc0_clk_src.clkr.hw,
2545 .clkr = {
2551 &mdp_clk_src.clkr.hw,
2563 .clkr = {
2569 &pclk0_clk_src.clkr.hw,
2581 .clkr = {
2587 &vsync_clk_src.clkr.hw,
2599 .clkr = {
2612 .clkr = {
2625 .clkr = {
2638 .clkr = {
2644 &gfx3d_clk_src.clkr.hw,
2656 .clkr = {
2662 &pdm2_clk_src.clkr.hw,
2674 .clkr = {
2687 .clkr = {
2700 .clkr = {
2713 .clkr = {
2719 &sdcc1_ice_core_clk_src.clkr.hw,
2731 .clkr = {
2744 .clkr = {
2757 .clkr = {
2763 &sdcc1_apps_clk_src.clkr.hw,
2775 .clkr = {
2781 &sdcc2_apps_clk_src.clkr.hw,
2793 .clkr = {
2805 .clkr = {
2817 .clkr = {
2829 .clkr = {
2841 .clkr = {
2847 &usb_hs_system_clk_src.clkr.hw,
2859 .clkr = {
2872 .clkr = {
2885 .clkr = {
2891 &vcodec0_clk_src.clkr.hw,
2903 .clkr = {
2909 &vcodec0_clk_src.clkr.hw,
2921 .clkr = {
2934 .clkr = {
2947 .clkr = {
3042 [GPLL0] = &gpll0.clkr,
3043 [GPLL0_EARLY] = &gpll0_early.clkr,
3044 [GPLL0_SLEEP_CLK_SRC] = &gpll0_sleep_clk_src.clkr,
3045 [GPLL3] = &gpll3.clkr,
3046 [GPLL3_EARLY] = &gpll3_early.clkr,
3047 [GPLL4] = &gpll4.clkr,
3048 [GPLL4_EARLY] = &gpll4_early.clkr,
3050 [GPLL6_EARLY] = &gpll6_early.clkr,
3051 [APSS_AHB_CLK_SRC] = &apss_ahb_clk_src.clkr,
3052 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
3053 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
3054 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
3055 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
3056 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
3057 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
3058 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
3059 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
3060 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
3061 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
3062 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
3063 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
3064 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
3065 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
3066 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
3067 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
3068 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
3069 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
3070 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
3071 [CAMSS_TOP_AHB_CLK_SRC] = &camss_top_ahb_clk_src.clkr,
3072 [CCI_CLK_SRC] = &cci_clk_src.clkr,
3073 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
3074 [CRYPTO_CLK_SRC] = &crypto_clk_src.clkr,
3075 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
3076 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3077 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
3078 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3079 [CSI2_CLK_SRC] = &csi2_clk_src.clkr,
3080 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
3081 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
3082 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
3083 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
3084 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
3085 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3086 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
3087 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
3088 [MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
3089 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
3090 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
3091 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
3092 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
3093 [SDCC1_ICE_CORE_CLK_SRC] = &sdcc1_ice_core_clk_src.clkr,
3094 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
3095 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
3096 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
3097 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3098 [VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
3099 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
3100 [GCC_APSS_TCU_CLK] = &gcc_apss_tcu_clk.clkr,
3101 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
3102 [GCC_BIMC_GPU_CLK] = &gcc_bimc_gpu_clk.clkr,
3103 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
3104 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
3105 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
3106 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
3107 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
3108 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
3109 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
3110 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
3111 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
3112 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
3113 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
3114 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
3115 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
3116 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
3117 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
3118 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
3119 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
3120 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
3121 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3122 [GCC_CAMSS_AHB_CLK] = &gcc_camss_ahb_clk.clkr,
3123 [GCC_CAMSS_CCI_AHB_CLK] = &gcc_camss_cci_ahb_clk.clkr,
3124 [GCC_CAMSS_CCI_CLK] = &gcc_camss_cci_clk.clkr,
3125 [GCC_CAMSS_CPP_AHB_CLK] = &gcc_camss_cpp_ahb_clk.clkr,
3126 [GCC_CAMSS_CPP_CLK] = &gcc_camss_cpp_clk.clkr,
3127 [GCC_CAMSS_CSI0PHYTIMER_CLK] = &gcc_camss_csi0phytimer_clk.clkr,
3128 [GCC_CAMSS_CSI0PHY_CLK] = &gcc_camss_csi0phy_clk.clkr,
3129 [GCC_CAMSS_CSI0PIX_CLK] = &gcc_camss_csi0pix_clk.clkr,
3130 [GCC_CAMSS_CSI0RDI_CLK] = &gcc_camss_csi0rdi_clk.clkr,
3131 [GCC_CAMSS_CSI0_AHB_CLK] = &gcc_camss_csi0_ahb_clk.clkr,
3132 [GCC_CAMSS_CSI0_CLK] = &gcc_camss_csi0_clk.clkr,
3133 [GCC_CAMSS_CSI1PHYTIMER_CLK] = &gcc_camss_csi1phytimer_clk.clkr,
3134 [GCC_CAMSS_CSI1PHY_CLK] = &gcc_camss_csi1phy_clk.clkr,
3135 [GCC_CAMSS_CSI1PIX_CLK] = &gcc_camss_csi1pix_clk.clkr,
3136 [GCC_CAMSS_CSI1RDI_CLK] = &gcc_camss_csi1rdi_clk.clkr,
3137 [GCC_CAMSS_CSI1_AHB_CLK] = &gcc_camss_csi1_ahb_clk.clkr,
3138 [GCC_CAMSS_CSI1_CLK] = &gcc_camss_csi1_clk.clkr,
3139 [GCC_CAMSS_CSI2PHY_CLK] = &gcc_camss_csi2phy_clk.clkr,
3140 [GCC_CAMSS_CSI2PIX_CLK] = &gcc_camss_csi2pix_clk.clkr,
3141 [GCC_CAMSS_CSI2RDI_CLK] = &gcc_camss_csi2rdi_clk.clkr,
3142 [GCC_CAMSS_CSI2_AHB_CLK] = &gcc_camss_csi2_ahb_clk.clkr,
3143 [GCC_CAMSS_CSI2_CLK] = &gcc_camss_csi2_clk.clkr,
3144 [GCC_CAMSS_CSI_VFE0_CLK] = &gcc_camss_csi_vfe0_clk.clkr,
3145 [GCC_CAMSS_CSI_VFE1_CLK] = &gcc_camss_csi_vfe1_clk.clkr,
3146 [GCC_CAMSS_GP0_CLK] = &gcc_camss_gp0_clk.clkr,
3147 [GCC_CAMSS_GP1_CLK] = &gcc_camss_gp1_clk.clkr,
3148 [GCC_CAMSS_ISPIF_AHB_CLK] = &gcc_camss_ispif_ahb_clk.clkr,
3149 [GCC_CAMSS_JPEG0_CLK] = &gcc_camss_jpeg0_clk.clkr,
3150 [GCC_CAMSS_JPEG_AHB_CLK] = &gcc_camss_jpeg_ahb_clk.clkr,
3151 [GCC_CAMSS_JPEG_AXI_CLK] = &gcc_camss_jpeg_axi_clk.clkr,
3152 [GCC_CAMSS_MCLK0_CLK] = &gcc_camss_mclk0_clk.clkr,
3153 [GCC_CAMSS_MCLK1_CLK] = &gcc_camss_mclk1_clk.clkr,
3154 [GCC_CAMSS_MCLK2_CLK] = &gcc_camss_mclk2_clk.clkr,
3155 [GCC_CAMSS_MICRO_AHB_CLK] = &gcc_camss_micro_ahb_clk.clkr,
3156 [GCC_CAMSS_TOP_AHB_CLK] = &gcc_camss_top_ahb_clk.clkr,
3157 [GCC_CAMSS_VFE0_AHB_CLK] = &gcc_camss_vfe0_ahb_clk.clkr,
3158 [GCC_CAMSS_VFE0_AXI_CLK] = &gcc_camss_vfe0_axi_clk.clkr,
3159 [GCC_CAMSS_VFE0_CLK] = &gcc_camss_vfe0_clk.clkr,
3160 [GCC_CAMSS_VFE1_AHB_CLK] = &gcc_camss_vfe1_ahb_clk.clkr,
3161 [GCC_CAMSS_VFE1_AXI_CLK] = &gcc_camss_vfe1_axi_clk.clkr,
3162 [GCC_CAMSS_VFE1_CLK] = &gcc_camss_vfe1_clk.clkr,
3163 [GCC_CPP_TBU_CLK] = &gcc_cpp_tbu_clk.clkr,
3164 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
3165 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
3166 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
3167 [GCC_DCC_CLK] = &gcc_dcc_clk.clkr,
3168 [GCC_GFX_TBU_CLK] = &gcc_gfx_tbu_clk.clkr,
3169 [GCC_GFX_TCU_CLK] = &gcc_gfx_tcu_clk.clkr,
3170 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3171 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3172 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3173 [GCC_GTCU_AHB_CLK] = &gcc_gtcu_ahb_clk.clkr,
3174 [GCC_JPEG_TBU_CLK] = &gcc_jpeg_tbu_clk.clkr,
3175 [GCC_MDP_TBU_CLK] = &gcc_mdp_tbu_clk.clkr,
3176 [GCC_MDSS_AHB_CLK] = &gcc_mdss_ahb_clk.clkr,
3177 [GCC_MDSS_AXI_CLK] = &gcc_mdss_axi_clk.clkr,
3178 [GCC_MDSS_BYTE0_CLK] = &gcc_mdss_byte0_clk.clkr,
3179 [GCC_MDSS_ESC0_CLK] = &gcc_mdss_esc0_clk.clkr,
3180 [GCC_MDSS_MDP_CLK] = &gcc_mdss_mdp_clk.clkr,
3181 [GCC_MDSS_PCLK0_CLK] = &gcc_mdss_pclk0_clk.clkr,
3182 [GCC_MDSS_VSYNC_CLK] = &gcc_mdss_vsync_clk.clkr,
3183 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
3184 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
3185 [GCC_OXILI_AHB_CLK] = &gcc_oxili_ahb_clk.clkr,
3186 [GCC_OXILI_GFX3D_CLK] = &gcc_oxili_gfx3d_clk.clkr,
3187 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3188 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3189 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3190 [GCC_QDSS_DAP_CLK] = &gcc_qdss_dap_clk.clkr,
3191 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3192 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3193 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
3194 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3195 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3196 [GCC_SMMU_CFG_CLK] = &gcc_smmu_cfg_clk.clkr,
3197 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
3198 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
3199 [GCC_USB_HS_PHY_CFG_AHB_CLK] = &gcc_usb_hs_phy_cfg_ahb_clk.clkr,
3200 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
3201 [GCC_VENUS0_AHB_CLK] = &gcc_venus0_ahb_clk.clkr,
3202 [GCC_VENUS0_AXI_CLK] = &gcc_venus0_axi_clk.clkr,
3203 [GCC_VENUS0_CORE0_VCODEC0_CLK] = &gcc_venus0_core0_vcodec0_clk.clkr,
3204 [GCC_VENUS0_VCODEC0_CLK] = &gcc_venus0_vcodec0_clk.clkr,
3205 [GCC_VENUS_TBU_CLK] = &gcc_venus_tbu_clk.clkr,
3206 [GCC_VFE1_TBU_CLK] = &gcc_vfe1_tbu_clk.clkr,
3207 [GCC_VFE_TBU_CLK] = &gcc_vfe_tbu_clk.clkr,
3262 gcc_desc = of_device_get_match_data(&pdev->dev); in gcc_msm8917_probe()
3273 return qcom_cc_really_probe(&pdev->dev, gcc_desc, regmap); in gcc_msm8917_probe()
3277 { .compatible = "qcom,gcc-msm8917", .data = &gcc_msm8917_desc },
3278 { .compatible = "qcom,gcc-qm215", .data = &gcc_qm215_desc },
3286 .name = "gcc-msm8917",