Lines Matching +full:clkr +full:- +full:- +full:-
1 // SPDX-License-Identifier: GPL-2.0-only
5 * Based on gcc-msm8916.c:
7 * adapted with data from clock-gcc-8909.c in Qualcomm's msm-3.18 release:
8 * Copyright (c) 2014-2016, The Linux Foundation. All rights reserved.
12 #include <linux/clk-provider.h>
19 #include <linux/reset-controller.h>
21 #include <dt-bindings/clock/qcom,gcc-msm8909.h>
23 #include "clk-alpha-pll.h"
24 #include "clk-branch.h"
25 #include "clk-pll.h"
26 #include "clk-rcg.h"
27 #include "clk-regmap.h"
66 .clkr = {
82 .clkr.hw.init = &(struct clk_init_data) {
85 &gpll0_early.clkr.hw,
101 .clkr.hw.init = &(struct clk_init_data) {
115 &gpll1.clkr.hw,
125 .clkr = {
141 .clkr.hw.init = &(struct clk_init_data) {
144 &gpll2_early.clkr.hw,
155 .clkr = {
171 .clkr.hw.init = &(struct clk_init_data) {
174 &bimc_pll_early.clkr.hw,
189 { .hw = &gpll0.clkr.hw },
200 { .hw = &gpll0.clkr.hw },
201 { .hw = &bimc_pll.clkr.hw },
216 .clkr.hw.init = &(struct clk_init_data) {
228 .clkr.hw.init = &(struct clk_init_data) {
241 .clkr.hw.init = &(struct clk_init_data) {
261 .clkr.hw.init = &(struct clk_init_data) {
274 .clkr.hw.init = &(struct clk_init_data) {
287 .clkr.hw.init = &(struct clk_init_data) {
300 .clkr.hw.init = &(struct clk_init_data) {
313 .clkr.hw.init = &(struct clk_init_data) {
326 .clkr.hw.init = &(struct clk_init_data) {
351 .clkr.hw.init = &(struct clk_init_data) {
365 .clkr.hw.init = &(struct clk_init_data) {
379 .clkr.hw.init = &(struct clk_init_data) {
393 .clkr.hw.init = &(struct clk_init_data) {
407 .clkr.hw.init = &(struct clk_init_data) {
421 .clkr.hw.init = &(struct clk_init_data) {
454 .clkr.hw.init = &(struct clk_init_data) {
468 .clkr.hw.init = &(struct clk_init_data) {
490 .clkr.hw.init = &(struct clk_init_data) {
511 .clkr.hw.init = &(struct clk_init_data) {
525 .clkr.hw.init = &(struct clk_init_data) {
545 .clkr.hw.init = &(struct clk_init_data) {
566 .clkr.hw.init = &(struct clk_init_data) {
585 .clkr.hw.init = &(struct clk_init_data) {
598 .clkr.hw.init = &(struct clk_init_data) {
617 .clkr.hw.init = &(struct clk_init_data) {
635 .clkr.hw.init = &(struct clk_init_data) {
651 { .hw = &gpll0.clkr.hw },
674 .clkr.hw.init = &(struct clk_init_data) {
694 .clkr.hw.init = &(struct clk_init_data) {
708 .clkr.hw.init = &(struct clk_init_data) {
722 .clkr.hw.init = &(struct clk_init_data) {
738 { .hw = &gpll0.clkr.hw },
739 { .hw = &gpll2.clkr.hw },
754 .clkr.hw.init = &(struct clk_init_data) {
768 .clkr.hw.init = &(struct clk_init_data) {
784 { .hw = &gpll0.clkr.hw },
805 .clkr.hw.init = &(struct clk_init_data) {
828 .clkr.hw.init = &(struct clk_init_data) {
841 .clkr.hw.init = &(struct clk_init_data) {
859 .clkr.hw.init = &(struct clk_init_data) {
885 .clkr.hw.init = &(struct clk_init_data) {
899 .clkr.hw.init = &(struct clk_init_data) {
911 .clkr.hw.init = &(struct clk_init_data) {
931 .clkr.hw.init = &(struct clk_init_data) {
947 { .hw = &gpll0.clkr.hw },
964 .clkr.hw.init = &(struct clk_init_data) {
990 .clkr.hw.init = &(struct clk_init_data) {
1008 .clkr.hw.init = &(struct clk_init_data) {
1019 .clkr = {
1025 &bimc_ddr_clk_src.clkr.hw,
1036 .clkr = {
1042 &pcnoc_bfdcd_clk_src.clkr.hw,
1053 .clkr = {
1068 .clkr = {
1074 &pcnoc_bfdcd_clk_src.clkr.hw,
1085 .clkr = {
1091 &crypto_clk_src.clkr.hw,
1103 .clkr = {
1109 &pcnoc_bfdcd_clk_src.clkr.hw,
1120 .clkr = {
1126 &pcnoc_bfdcd_clk_src.clkr.hw,
1137 .clkr = {
1143 &bimc_ddr_clk_src.clkr.hw,
1154 .clkr = {
1160 &bimc_ddr_clk_src.clkr.hw,
1171 .clkr = {
1177 &pcnoc_bfdcd_clk_src.clkr.hw,
1188 .clkr = {
1194 &system_noc_bfdcd_clk_src.clkr.hw,
1205 .clkr = {
1211 &pcnoc_bfdcd_clk_src.clkr.hw,
1222 .clkr = {
1228 &pcnoc_bfdcd_clk_src.clkr.hw,
1239 .clkr = {
1245 &system_noc_bfdcd_clk_src.clkr.hw,
1256 .clkr = {
1262 &system_noc_bfdcd_clk_src.clkr.hw,
1273 .clkr = {
1279 &bimc_gpu_clk_src.clkr.hw,
1290 .clkr = {
1296 &bimc_gpu_clk_src.clkr.hw,
1307 .clkr = {
1313 &blsp1_qup1_i2c_apps_clk_src.clkr.hw,
1325 .clkr = {
1331 &blsp1_qup2_i2c_apps_clk_src.clkr.hw,
1343 .clkr = {
1349 &blsp1_qup3_i2c_apps_clk_src.clkr.hw,
1361 .clkr = {
1367 &blsp1_qup4_i2c_apps_clk_src.clkr.hw,
1379 .clkr = {
1385 &blsp1_qup5_i2c_apps_clk_src.clkr.hw,
1397 .clkr = {
1403 &blsp1_qup6_i2c_apps_clk_src.clkr.hw,
1415 .clkr = {
1421 &blsp1_qup1_spi_apps_clk_src.clkr.hw,
1433 .clkr = {
1439 &blsp1_qup2_spi_apps_clk_src.clkr.hw,
1451 .clkr = {
1457 &blsp1_qup3_spi_apps_clk_src.clkr.hw,
1469 .clkr = {
1475 &blsp1_qup4_spi_apps_clk_src.clkr.hw,
1487 .clkr = {
1493 &blsp1_qup5_spi_apps_clk_src.clkr.hw,
1505 .clkr = {
1511 &blsp1_qup6_spi_apps_clk_src.clkr.hw,
1523 .clkr = {
1529 &blsp1_uart1_apps_clk_src.clkr.hw,
1541 .clkr = {
1547 &blsp1_uart2_apps_clk_src.clkr.hw,
1559 .clkr = {
1565 &pcnoc_bfdcd_clk_src.clkr.hw,
1576 .clkr = {
1582 &csi0_clk_src.clkr.hw,
1594 .clkr = {
1600 &camss_top_ahb_clk_src.clkr.hw,
1612 .clkr = {
1618 &csi0_clk_src.clkr.hw,
1630 .clkr = {
1636 &csi0phytimer_clk_src.clkr.hw,
1648 .clkr = {
1654 &csi0_clk_src.clkr.hw,
1666 .clkr = {
1672 &csi0_clk_src.clkr.hw,
1684 .clkr = {
1690 &csi1_clk_src.clkr.hw,
1702 .clkr = {
1708 &camss_top_ahb_clk_src.clkr.hw,
1720 .clkr = {
1726 &csi1_clk_src.clkr.hw,
1738 .clkr = {
1744 &csi1_clk_src.clkr.hw,
1756 .clkr = {
1762 &csi1_clk_src.clkr.hw,
1774 .clkr = {
1780 &vfe0_clk_src.clkr.hw,
1792 .clkr = {
1798 &camss_gp0_clk_src.clkr.hw,
1810 .clkr = {
1816 &camss_gp1_clk_src.clkr.hw,
1828 .clkr = {
1834 &camss_top_ahb_clk_src.clkr.hw,
1846 .clkr = {
1852 &mclk0_clk_src.clkr.hw,
1864 .clkr = {
1870 &mclk1_clk_src.clkr.hw,
1882 .clkr = {
1888 &camss_top_ahb_clk_src.clkr.hw,
1900 .clkr = {
1906 &vfe0_clk_src.clkr.hw,
1918 .clkr = {
1924 &camss_top_ahb_clk_src.clkr.hw,
1936 .clkr = {
1942 &system_noc_bfdcd_clk_src.clkr.hw,
1953 .clkr = {
1959 &gp1_clk_src.clkr.hw,
1971 .clkr = {
1977 &gp2_clk_src.clkr.hw,
1989 .clkr = {
1995 &gp3_clk_src.clkr.hw,
2007 .clkr = {
2013 &pcnoc_bfdcd_clk_src.clkr.hw,
2024 .clkr = {
2030 &system_noc_bfdcd_clk_src.clkr.hw,
2041 .clkr = {
2047 &byte0_clk_src.clkr.hw,
2059 .clkr = {
2065 &esc0_clk_src.clkr.hw,
2077 .clkr = {
2083 &mdp_clk_src.clkr.hw,
2095 .clkr = {
2101 &pclk0_clk_src.clkr.hw,
2113 .clkr = {
2119 &vsync_clk_src.clkr.hw,
2131 .clkr = {
2137 &pcnoc_bfdcd_clk_src.clkr.hw,
2148 .clkr = {
2154 &bimc_ddr_clk_src.clkr.hw,
2165 .clkr = {
2171 &pcnoc_bfdcd_clk_src.clkr.hw,
2182 .clkr = {
2188 &gfx3d_clk_src.clkr.hw,
2200 .clkr = {
2206 &pdm2_clk_src.clkr.hw,
2218 .clkr = {
2224 &pcnoc_bfdcd_clk_src.clkr.hw,
2235 .clkr = {
2241 &pcnoc_bfdcd_clk_src.clkr.hw,
2252 .clkr = {
2258 &sdcc1_apps_clk_src.clkr.hw,
2270 .clkr = {
2276 &pcnoc_bfdcd_clk_src.clkr.hw,
2287 .clkr = {
2293 &sdcc2_apps_clk_src.clkr.hw,
2305 .clkr = {
2320 .clkr = {
2326 &pcnoc_bfdcd_clk_src.clkr.hw,
2337 .clkr = {
2343 &pcnoc_bfdcd_clk_src.clkr.hw,
2354 .clkr = {
2360 &usb_hs_system_clk_src.clkr.hw,
2372 .clkr = {
2378 &pcnoc_bfdcd_clk_src.clkr.hw,
2389 .clkr = {
2395 &system_noc_bfdcd_clk_src.clkr.hw,
2406 .clkr = {
2412 &vcodec0_clk_src.clkr.hw,
2424 .clkr = {
2430 &vcodec0_clk_src.clkr.hw,
2491 [GPLL0_EARLY] = &gpll0_early.clkr,
2492 [GPLL0] = &gpll0.clkr,
2493 [GPLL1] = &gpll1.clkr,
2495 [GPLL2_EARLY] = &gpll2_early.clkr,
2496 [GPLL2] = &gpll2.clkr,
2497 [BIMC_PLL_EARLY] = &bimc_pll_early.clkr,
2498 [BIMC_PLL] = &bimc_pll.clkr,
2499 [APSS_AHB_CLK_SRC] = &apss_ahb_clk_src.clkr,
2500 [BIMC_DDR_CLK_SRC] = &bimc_ddr_clk_src.clkr,
2501 [BIMC_GPU_CLK_SRC] = &bimc_gpu_clk_src.clkr,
2502 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2503 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2504 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2505 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2506 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2507 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2508 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2509 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2510 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2511 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2512 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2513 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2514 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2515 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2516 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
2517 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
2518 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
2519 [CAMSS_TOP_AHB_CLK_SRC] = &camss_top_ahb_clk_src.clkr,
2520 [CRYPTO_CLK_SRC] = &crypto_clk_src.clkr,
2521 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
2522 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
2523 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
2524 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
2525 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
2526 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
2527 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
2528 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
2529 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
2530 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
2531 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
2532 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
2533 [PCNOC_BFDCD_CLK_SRC] = &pcnoc_bfdcd_clk_src.clkr,
2534 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2535 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2536 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2537 [SYSTEM_NOC_BFDCD_CLK_SRC] = &system_noc_bfdcd_clk_src.clkr,
2538 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
2539 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
2540 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
2541 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
2542 [GCC_APSS_TCU_CLK] = &gcc_apss_tcu_clk.clkr,
2543 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2544 [GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
2545 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2546 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
2547 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
2548 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
2549 [GCC_GFX_TBU_CLK] = &gcc_gfx_tbu_clk.clkr,
2550 [GCC_GFX_TCU_CLK] = &gcc_gfx_tcu_clk.clkr,
2551 [GCC_GTCU_AHB_CLK] = &gcc_gtcu_ahb_clk.clkr,
2552 [GCC_MDP_TBU_CLK] = &gcc_mdp_tbu_clk.clkr,
2553 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2554 [GCC_SMMU_CFG_CLK] = &gcc_smmu_cfg_clk.clkr,
2555 [GCC_VENUS_TBU_CLK] = &gcc_venus_tbu_clk.clkr,
2556 [GCC_VFE_TBU_CLK] = &gcc_vfe_tbu_clk.clkr,
2557 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
2558 [GCC_BIMC_GPU_CLK] = &gcc_bimc_gpu_clk.clkr,
2559 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2560 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2561 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2562 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2563 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2564 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2565 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2566 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2567 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2568 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2569 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2570 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2571 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2572 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2573 [GCC_CAMSS_AHB_CLK] = &gcc_camss_ahb_clk.clkr,
2574 [GCC_CAMSS_CSI0_CLK] = &gcc_camss_csi0_clk.clkr,
2575 [GCC_CAMSS_CSI0_AHB_CLK] = &gcc_camss_csi0_ahb_clk.clkr,
2576 [GCC_CAMSS_CSI0PHY_CLK] = &gcc_camss_csi0phy_clk.clkr,
2577 [GCC_CAMSS_CSI0PHYTIMER_CLK] = &gcc_camss_csi0phytimer_clk.clkr,
2578 [GCC_CAMSS_CSI0PIX_CLK] = &gcc_camss_csi0pix_clk.clkr,
2579 [GCC_CAMSS_CSI0RDI_CLK] = &gcc_camss_csi0rdi_clk.clkr,
2580 [GCC_CAMSS_CSI1_CLK] = &gcc_camss_csi1_clk.clkr,
2581 [GCC_CAMSS_CSI1_AHB_CLK] = &gcc_camss_csi1_ahb_clk.clkr,
2582 [GCC_CAMSS_CSI1PHY_CLK] = &gcc_camss_csi1phy_clk.clkr,
2583 [GCC_CAMSS_CSI1PIX_CLK] = &gcc_camss_csi1pix_clk.clkr,
2584 [GCC_CAMSS_CSI1RDI_CLK] = &gcc_camss_csi1rdi_clk.clkr,
2585 [GCC_CAMSS_CSI_VFE0_CLK] = &gcc_camss_csi_vfe0_clk.clkr,
2586 [GCC_CAMSS_GP0_CLK] = &gcc_camss_gp0_clk.clkr,
2587 [GCC_CAMSS_GP1_CLK] = &gcc_camss_gp1_clk.clkr,
2588 [GCC_CAMSS_ISPIF_AHB_CLK] = &gcc_camss_ispif_ahb_clk.clkr,
2589 [GCC_CAMSS_MCLK0_CLK] = &gcc_camss_mclk0_clk.clkr,
2590 [GCC_CAMSS_MCLK1_CLK] = &gcc_camss_mclk1_clk.clkr,
2591 [GCC_CAMSS_TOP_AHB_CLK] = &gcc_camss_top_ahb_clk.clkr,
2592 [GCC_CAMSS_VFE0_CLK] = &gcc_camss_vfe0_clk.clkr,
2593 [GCC_CAMSS_VFE_AHB_CLK] = &gcc_camss_vfe_ahb_clk.clkr,
2594 [GCC_CAMSS_VFE_AXI_CLK] = &gcc_camss_vfe_axi_clk.clkr,
2595 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2596 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2597 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2598 [GCC_MDSS_AHB_CLK] = &gcc_mdss_ahb_clk.clkr,
2599 [GCC_MDSS_AXI_CLK] = &gcc_mdss_axi_clk.clkr,
2600 [GCC_MDSS_BYTE0_CLK] = &gcc_mdss_byte0_clk.clkr,
2601 [GCC_MDSS_ESC0_CLK] = &gcc_mdss_esc0_clk.clkr,
2602 [GCC_MDSS_MDP_CLK] = &gcc_mdss_mdp_clk.clkr,
2603 [GCC_MDSS_PCLK0_CLK] = &gcc_mdss_pclk0_clk.clkr,
2604 [GCC_MDSS_VSYNC_CLK] = &gcc_mdss_vsync_clk.clkr,
2605 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
2606 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
2607 [GCC_OXILI_AHB_CLK] = &gcc_oxili_ahb_clk.clkr,
2608 [GCC_OXILI_GFX3D_CLK] = &gcc_oxili_gfx3d_clk.clkr,
2609 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2610 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2611 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2612 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2613 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2614 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2615 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
2616 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
2617 [GCC_USB_HS_PHY_CFG_AHB_CLK] = &gcc_usb_hs_phy_cfg_ahb_clk.clkr,
2618 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
2619 [GCC_VENUS0_AHB_CLK] = &gcc_venus0_ahb_clk.clkr,
2620 [GCC_VENUS0_AXI_CLK] = &gcc_venus0_axi_clk.clkr,
2621 [GCC_VENUS0_CORE0_VCODEC0_CLK] = &gcc_venus0_core0_vcodec0_clk.clkr,
2622 [GCC_VENUS0_VCODEC0_CLK] = &gcc_venus0_vcodec0_clk.clkr,
2698 { .compatible = "qcom,gcc-msm8909" },
2711 .name = "gcc-msm8909",
2730 MODULE_ALIAS("platform:gcc-msm8909");