Lines Matching +full:0 +full:x00000700
19 #define MSC01_PCI_ID_OFS 0x0000
20 #define MSC01_PCI_SC2PMBASL_OFS 0x0208
21 #define MSC01_PCI_SC2PMMSKL_OFS 0x0218
22 #define MSC01_PCI_SC2PMMAPL_OFS 0x0228
23 #define MSC01_PCI_SC2PIOBASL_OFS 0x0248
24 #define MSC01_PCI_SC2PIOMSKL_OFS 0x0258
25 #define MSC01_PCI_SC2PIOMAPL_OFS 0x0268
26 #define MSC01_PCI_P2SCMSKL_OFS 0x0308
27 #define MSC01_PCI_P2SCMAPL_OFS 0x0318
28 #define MSC01_PCI_INTCFG_OFS 0x0600
29 #define MSC01_PCI_INTSTAT_OFS 0x0608
30 #define MSC01_PCI_CFGADDR_OFS 0x0610
31 #define MSC01_PCI_CFGDATA_OFS 0x0618
32 #define MSC01_PCI_IACK_OFS 0x0620
33 #define MSC01_PCI_HEAD0_OFS 0x2000 /* DevID, VendorID */
34 #define MSC01_PCI_HEAD1_OFS 0x2008 /* Status, Command */
35 #define MSC01_PCI_HEAD2_OFS 0x2010 /* Class code, RevID */
36 #define MSC01_PCI_HEAD3_OFS 0x2018 /* bist, header, latency */
37 #define MSC01_PCI_HEAD4_OFS 0x2020 /* BAR 0 */
38 #define MSC01_PCI_HEAD5_OFS 0x2028 /* BAR 1 */
39 #define MSC01_PCI_HEAD6_OFS 0x2030 /* BAR 2 */
40 #define MSC01_PCI_HEAD7_OFS 0x2038 /* BAR 3 */
41 #define MSC01_PCI_HEAD8_OFS 0x2040 /* BAR 4 */
42 #define MSC01_PCI_HEAD9_OFS 0x2048 /* BAR 5 */
43 #define MSC01_PCI_HEAD10_OFS 0x2050 /* CardBus CIS Ptr */
44 #define MSC01_PCI_HEAD11_OFS 0x2058 /* SubSystem ID, -VendorID */
45 #define MSC01_PCI_HEAD12_OFS 0x2060 /* ROM BAR */
46 #define MSC01_PCI_HEAD13_OFS 0x2068 /* Capabilities ptr */
47 #define MSC01_PCI_HEAD14_OFS 0x2070 /* reserved */
48 #define MSC01_PCI_HEAD15_OFS 0x2078 /* Maxl, ming, intpin, int */
49 #define MSC01_PCI_BAR0_OFS 0x2220
50 #define MSC01_PCI_CFG_OFS 0x2380
51 #define MSC01_PCI_SWAP_OFS 0x2388
59 #define MSC01_PCI_ID_ID_MSK 0x00ff0000
62 #define MSC01_PCI_ID_MAR_MSK 0x0000ff00
63 #define MSC01_PCI_ID_MIR_SHF 0
64 #define MSC01_PCI_ID_MIR_MSK 0x000000ff
67 #define MSC01_PCI_SC2PMBASL_BAS_MSK 0xff000000
70 #define MSC01_PCI_SC2PMMSKL_MSK_MSK 0xff000000
73 #define MSC01_PCI_SC2PMMAPL_MAP_MSK 0xff000000
76 #define MSC01_PCI_SC2PIOBASL_BAS_MSK 0xff000000
79 #define MSC01_PCI_SC2PIOMSKL_MSK_MSK 0xff000000
82 #define MSC01_PCI_SC2PIOMAPL_MAP_MSK 0xff000000
85 #define MSC01_PCI_P2SCMSKL_MSK_MSK 0xff000000
88 #define MSC01_PCI_P2SCMAPL_MAP_MSK 0xff000000
91 #define MSC01_PCI_INTCFG_RST_MSK 0x00000400
92 #define MSC01_PCI_INTCFG_RST_BIT 0x00000400
94 #define MSC01_PCI_INTCFG_MWE_MSK 0x00000200
95 #define MSC01_PCI_INTCFG_MWE_BIT 0x00000200
97 #define MSC01_PCI_INTCFG_DTO_MSK 0x00000100
98 #define MSC01_PCI_INTCFG_DTO_BIT 0x00000100
100 #define MSC01_PCI_INTCFG_MA_MSK 0x00000080
101 #define MSC01_PCI_INTCFG_MA_BIT 0x00000080
103 #define MSC01_PCI_INTCFG_TA_MSK 0x00000040
104 #define MSC01_PCI_INTCFG_TA_BIT 0x00000040
106 #define MSC01_PCI_INTCFG_RTY_MSK 0x00000020
107 #define MSC01_PCI_INTCFG_RTY_BIT 0x00000020
109 #define MSC01_PCI_INTCFG_MWP_MSK 0x00000010
110 #define MSC01_PCI_INTCFG_MWP_BIT 0x00000010
112 #define MSC01_PCI_INTCFG_MRP_MSK 0x00000008
113 #define MSC01_PCI_INTCFG_MRP_BIT 0x00000008
115 #define MSC01_PCI_INTCFG_SWP_MSK 0x00000004
116 #define MSC01_PCI_INTCFG_SWP_BIT 0x00000004
118 #define MSC01_PCI_INTCFG_SRP_MSK 0x00000002
119 #define MSC01_PCI_INTCFG_SRP_BIT 0x00000002
120 #define MSC01_PCI_INTCFG_SE_SHF 0
121 #define MSC01_PCI_INTCFG_SE_MSK 0x00000001
122 #define MSC01_PCI_INTCFG_SE_BIT 0x00000001
125 #define MSC01_PCI_INTSTAT_RST_MSK 0x00000400
126 #define MSC01_PCI_INTSTAT_RST_BIT 0x00000400
128 #define MSC01_PCI_INTSTAT_MWE_MSK 0x00000200
129 #define MSC01_PCI_INTSTAT_MWE_BIT 0x00000200
131 #define MSC01_PCI_INTSTAT_DTO_MSK 0x00000100
132 #define MSC01_PCI_INTSTAT_DTO_BIT 0x00000100
134 #define MSC01_PCI_INTSTAT_MA_MSK 0x00000080
135 #define MSC01_PCI_INTSTAT_MA_BIT 0x00000080
137 #define MSC01_PCI_INTSTAT_TA_MSK 0x00000040
138 #define MSC01_PCI_INTSTAT_TA_BIT 0x00000040
140 #define MSC01_PCI_INTSTAT_RTY_MSK 0x00000020
141 #define MSC01_PCI_INTSTAT_RTY_BIT 0x00000020
143 #define MSC01_PCI_INTSTAT_MWP_MSK 0x00000010
144 #define MSC01_PCI_INTSTAT_MWP_BIT 0x00000010
146 #define MSC01_PCI_INTSTAT_MRP_MSK 0x00000008
147 #define MSC01_PCI_INTSTAT_MRP_BIT 0x00000008
149 #define MSC01_PCI_INTSTAT_SWP_MSK 0x00000004
150 #define MSC01_PCI_INTSTAT_SWP_BIT 0x00000004
152 #define MSC01_PCI_INTSTAT_SRP_MSK 0x00000002
153 #define MSC01_PCI_INTSTAT_SRP_BIT 0x00000002
154 #define MSC01_PCI_INTSTAT_SE_SHF 0
155 #define MSC01_PCI_INTSTAT_SE_MSK 0x00000001
156 #define MSC01_PCI_INTSTAT_SE_BIT 0x00000001
159 #define MSC01_PCI_CFGADDR_BNUM_MSK 0x00ff0000
161 #define MSC01_PCI_CFGADDR_DNUM_MSK 0x0000f800
163 #define MSC01_PCI_CFGADDR_FNUM_MSK 0x00000700
165 #define MSC01_PCI_CFGADDR_RNUM_MSK 0x000000fc
167 #define MSC01_PCI_CFGDATA_DATA_SHF 0
168 #define MSC01_PCI_CFGDATA_DATA_MSK 0xffffffff
172 #define MSC01_PCI_BAR0_SIZE_MSK 0xfffffff0
174 #define MSC01_PCI_BAR0_P_MSK 0x00000008
177 #define MSC01_PCI_BAR0_D_MSK 0x00000006
178 #define MSC01_PCI_BAR0_T_SHF 0
179 #define MSC01_PCI_BAR0_T_MSK 0x00000001
184 #define MSC01_PCI_CFG_RA_MSK 0x00020000
187 #define MSC01_PCI_CFG_G_MSK 0x00010000
190 #define MSC01_PCI_CFG_EN_MSK 0x00008000
192 #define MSC01_PCI_CFG_MAXRTRY_SHF 0
193 #define MSC01_PCI_CFG_MAXRTRY_MSK 0x00000fff
196 #define MSC01_PCI_SWAP_IO_MSK 0x000c0000
198 #define MSC01_PCI_SWAP_MEM_MSK 0x00030000
199 #define MSC01_PCI_SWAP_BAR0_SHF 0
200 #define MSC01_PCI_SWAP_BAR0_MSK 0x00000003
201 #define MSC01_PCI_SWAP_NOSWAP 0
210 #define MIPS_MSC01_PCI_REG_BASE 0x1bd00000
211 #define MIPS_SOCITSC_PCI_REG_BASE 0x1ff10000
217 #define MSC_WRITE(reg, data) do { *(volatile u32 *)(reg) = data; } while (0)
218 #define MSC_READ(reg, data) do { data = *(volatile u32 *)(reg); } while (0)