Lines Matching full:rzg2l_port_pinmux
212 pinmux = <RZG2L_PORT_PINMUX(1, 0, 1)>; /* ET0_TXC */
220 pinmux = <RZG2L_PORT_PINMUX(1, 1, 1)>; /* ET0_TX_CTL */
227 pinmux = <RZG2L_PORT_PINMUX(1, 2, 1)>, /* ET0_TXD0 */
228 <RZG2L_PORT_PINMUX(1, 3, 1)>, /* ET0_TXD1 */
229 <RZG2L_PORT_PINMUX(1, 4, 1)>, /* ET0_TXD2 */
230 <RZG2L_PORT_PINMUX(2, 0, 1)>, /* ET0_TXD3 */
231 <RZG2L_PORT_PINMUX(3, 0, 1)>, /* ET0_RXC */
232 <RZG2L_PORT_PINMUX(3, 1, 1)>, /* ET0_RX_CTL */
233 <RZG2L_PORT_PINMUX(3, 2, 1)>, /* ET0_RXD0 */
234 <RZG2L_PORT_PINMUX(3, 3, 1)>, /* ET0_RXD1 */
235 <RZG2L_PORT_PINMUX(4, 0, 1)>, /* ET0_RXD2 */
236 <RZG2L_PORT_PINMUX(4, 1, 1)>, /* ET0_RXD3 */
237 <RZG2L_PORT_PINMUX(4, 3, 1)>, /* ET0_MDC */
238 <RZG2L_PORT_PINMUX(4, 4, 1)>, /* ET0_MDIO */
239 <RZG2L_PORT_PINMUX(4, 5, 1)>; /* ET0_LINKSTA */
255 pinmux = <RZG2L_PORT_PINMUX(7, 0, 1)>; /* ET1_TXC */
263 pinmux = <RZG2L_PORT_PINMUX(7, 1, 1)>; /* ET1_TX_CTL */
270 pinmux = <RZG2L_PORT_PINMUX(7, 2, 1)>, /* ET1_TXD0 */
271 <RZG2L_PORT_PINMUX(7, 3, 1)>, /* ET1_TXD1 */
272 <RZG2L_PORT_PINMUX(7, 4, 1)>, /* ET1_TXD2 */
273 <RZG2L_PORT_PINMUX(8, 0, 1)>, /* ET1_TXD3 */
274 <RZG2L_PORT_PINMUX(8, 4, 1)>, /* ET1_RXC */
275 <RZG2L_PORT_PINMUX(9, 0, 1)>, /* ET1_RX_CTL */
276 <RZG2L_PORT_PINMUX(9, 1, 1)>, /* ET1_RXD0 */
277 <RZG2L_PORT_PINMUX(9, 2, 1)>, /* ET1_RXD1 */
278 <RZG2L_PORT_PINMUX(9, 3, 1)>, /* ET1_RXD2 */
279 <RZG2L_PORT_PINMUX(10, 0, 1)>, /* ET1_RXD3 */
280 <RZG2L_PORT_PINMUX(10, 2, 1)>, /* ET1_MDC */
281 <RZG2L_PORT_PINMUX(10, 3, 1)>, /* ET1_MDIO */
282 <RZG2L_PORT_PINMUX(10, 4, 1)>; /* ET1_LINKSTA */
299 pinmux = <RZG2L_PORT_PINMUX(0, 0, 1)>; /* SD0_CD */
315 pinmux = <RZG2L_PORT_PINMUX(0, 0, 1)>; /* SD0_CD */
338 pinmux = <RZG2L_PORT_PINMUX(11, 0, 8)>, /* SD2_CLK */
339 <RZG2L_PORT_PINMUX(11, 1, 8)>, /* SD2_CMD */
340 <RZG2L_PORT_PINMUX(11, 2, 8)>, /* SD2_DATA0 */
341 <RZG2L_PORT_PINMUX(11, 3, 8)>, /* SD2_DATA1 */
342 <RZG2L_PORT_PINMUX(12, 0, 8)>, /* SD2_DATA2 */
343 <RZG2L_PORT_PINMUX(12, 1, 8)>, /* SD2_DATA3 */
344 <RZG2L_PORT_PINMUX(14, 1, 7)>; /* SD2_CD# */