include/asm/core_mcpcia.h

58  *      00        00      Byte      1110   0x000
59  *      01        00      Byte      1101   0x020
60  *      10        00      Byte      1011   0x040
61  *      11        00      Byte      0111   0x060
63  *      00        01      Word      1100   0x008
64  *      01        01      Word      1001   0x028 <= Not supported in this code.
65  *      10        01      Word      0011   0x048
67  *      00        10      Tribyte   1000   0x010
68  *      01        10      Tribyte   0001   0x030
70  *      10        11      Longword  0000   0x058
84 #define MCPCIA_MEM_MASK 0x07ffffff /* SPARSE Mem region mask is 27 bits */
89 #define MCPCIA_SPARSE(m)	(IDENT_ADDR + 0xf000000000UL + MCPCIA_MID(m))
90 #define MCPCIA_DENSE(m)		(IDENT_ADDR + 0xf100000000UL + MCPCIA_MID(m))
91 #define MCPCIA_IO(m)		(IDENT_ADDR + 0xf180000000UL + MCPCIA_MID(m))
92 #define MCPCIA_CONF(m)		(IDENT_ADDR + 0xf1c0000000UL + MCPCIA_MID(m))
93 #define MCPCIA_CSR(m)		(IDENT_ADDR + 0xf1e0000000UL + MCPCIA_MID(m))
94 #define MCPCIA_IO_IACK(m)	(IDENT_ADDR + 0xf1f0000000UL + MCPCIA_MID(m))
95 #define MCPCIA_DENSE_IO(m)	(IDENT_ADDR + 0xe1fc000000UL + MCPCIA_MID(m))
96 #define MCPCIA_DENSE_CONF(m)	(IDENT_ADDR + 0xe1fe000000UL + MCPCIA_MID(m))
101 #define MCPCIA_REV(m)		(MCPCIA_CSR(m) + 0x000)
102 #define MCPCIA_WHOAMI(m)	(MCPCIA_CSR(m) + 0x040)
103 #define MCPCIA_PCI_LAT(m)	(MCPCIA_CSR(m) + 0x080)
104 #define MCPCIA_CAP_CTRL(m)	(MCPCIA_CSR(m) + 0x100)
105 #define MCPCIA_HAE_MEM(m)	(MCPCIA_CSR(m) + 0x400)
106 #define MCPCIA_HAE_IO(m)	(MCPCIA_CSR(m) + 0x440)
107 #define _MCPCIA_IACK_SC(m)	(MCPCIA_CSR(m) + 0x480)
108 #define MCPCIA_HAE_DENSE(m)	(MCPCIA_CSR(m) + 0x4C0)
113 #define MCPCIA_INT_CTL(m)	(MCPCIA_CSR(m) + 0x500)
114 #define MCPCIA_INT_REQ(m)	(MCPCIA_CSR(m) + 0x540)
115 #define MCPCIA_INT_TARG(m)	(MCPCIA_CSR(m) + 0x580)
116 #define MCPCIA_INT_ADR(m)	(MCPCIA_CSR(m) + 0x5C0)
117 #define MCPCIA_INT_ADR_EXT(m)	(MCPCIA_CSR(m) + 0x600)
118 #define MCPCIA_INT_MASK0(m)	(MCPCIA_CSR(m) + 0x640)
119 #define MCPCIA_INT_MASK1(m)	(MCPCIA_CSR(m) + 0x680)
120 #define MCPCIA_INT_ACK0(m)	(MCPCIA_CSR(m) + 0x10003f00)
121 #define MCPCIA_INT_ACK1(m)	(MCPCIA_CSR(m) + 0x10003f40)
126 #define MCPCIA_PERF_MON(m)	(MCPCIA_CSR(m) + 0x300)
127 #define MCPCIA_PERF_CONT(m)	(MCPCIA_CSR(m) + 0x340)
132 #define MCPCIA_CAP_DIAG(m)	(MCPCIA_CSR(m) + 0x700)
133 #define MCPCIA_TOP_OF_MEM(m)	(MCPCIA_CSR(m) + 0x7C0)
138 #define MCPCIA_MC_ERR0(m)	(MCPCIA_CSR(m) + 0x800)
139 #define MCPCIA_MC_ERR1(m)	(MCPCIA_CSR(m) + 0x840)
140 #define MCPCIA_CAP_ERR(m)	(MCPCIA_CSR(m) + 0x880)
141 #define MCPCIA_PCI_ERR1(m)	(MCPCIA_CSR(m) + 0x1040)
142 #define MCPCIA_MDPA_STAT(m)	(MCPCIA_CSR(m) + 0x4000)
143 #define MCPCIA_MDPA_SYN(m)	(MCPCIA_CSR(m) + 0x4040)
144 #define MCPCIA_MDPA_DIAG(m)	(MCPCIA_CSR(m) + 0x4080)
145 #define MCPCIA_MDPB_STAT(m)	(MCPCIA_CSR(m) + 0x8000)
146 #define MCPCIA_MDPB_SYN(m)	(MCPCIA_CSR(m) + 0x8040)
147 #define MCPCIA_MDPB_DIAG(m)	(MCPCIA_CSR(m) + 0x8080)
152 #define MCPCIA_SG_TBIA(m)	(MCPCIA_CSR(m) + 0x1300)
153 #define MCPCIA_HBASE(m)		(MCPCIA_CSR(m) + 0x1340)
155 #define MCPCIA_W0_BASE(m)	(MCPCIA_CSR(m) + 0x1400)
156 #define MCPCIA_W0_MASK(m)	(MCPCIA_CSR(m) + 0x1440)
157 #define MCPCIA_T0_BASE(m)	(MCPCIA_CSR(m) + 0x1480)
159 #define MCPCIA_W1_BASE(m)	(MCPCIA_CSR(m) + 0x1500)
160 #define MCPCIA_W1_MASK(m)	(MCPCIA_CSR(m) + 0x1540)
161 #define MCPCIA_T1_BASE(m)	(MCPCIA_CSR(m) + 0x1580)
163 #define MCPCIA_W2_BASE(m)	(MCPCIA_CSR(m) + 0x1600)
164 #define MCPCIA_W2_MASK(m)	(MCPCIA_CSR(m) + 0x1640)
165 #define MCPCIA_T2_BASE(m)	(MCPCIA_CSR(m) + 0x1680)
167 #define MCPCIA_W3_BASE(m)	(MCPCIA_CSR(m) + 0x1700)
168 #define MCPCIA_W3_MASK(m)	(MCPCIA_CSR(m) + 0x1740)
169 #define MCPCIA_T3_BASE(m)	(MCPCIA_CSR(m) + 0x1780)
171 /* Hack!  Only words for bus 0.  */
181  * devices can use their familiar numbers and have them map to bus 0.
256 		set_hae(hose & 0xffffffff);				\
268 	return (addr & 0x80000000UL) == 0;  in __mcpcia_is_mmio()
279 	result = *(vip) ((addr << 5) + hose + 0x00);  in mcpcia_ioread8()
292 	*(vuip) ((addr << 5) + hose + 0x00) = w;  in mcpcia_iowrite8()
303 	result = *(vip) ((addr << 5) + hose + 0x08);  in mcpcia_ioread16()
316 	*(vuip) ((addr << 5) + hose + 0x08) = w;  in mcpcia_iowrite16()
324 		addr = ((addr & 0xffff) << 5) + (addr & ~0xfffful) + 0x18;  in mcpcia_ioread32()
334 		addr = ((addr & 0xffff) << 5) + (addr & ~0xfffful) + 0x18;  in mcpcia_iowrite32()
344 		addr = ((addr & 0xffff) << 5) + (addr & ~0xfffful) + 0x18;  in mcpcia_ioread64()
354 		addr = ((addr & 0xffff) << 5) + (addr & ~0xfffful) + 0x18;  in mcpcia_iowrite64()
373 	return addr >= MCPCIA_SPARSE(0);  in mcpcia_is_ioaddr()
392 #define mcpcia_trivial_io_bw	0
393 #define mcpcia_trivial_io_lq	0