Lines Matching full:usdhc
30 - fsl,imx6q-usdhc
31 - fsl,imx6sl-usdhc
32 - fsl,imx6sx-usdhc
33 - fsl,imx7d-usdhc
34 - fsl,imx7ulp-usdhc
35 - fsl,imx8mm-usdhc
36 - fsl,imxrt1050-usdhc
37 - nxp,s32g2-usdhc
43 - fsl,imx6sll-usdhc
44 - fsl,imx6ull-usdhc
45 - fsl,imx6ul-usdhc
46 - const: fsl,imx6sx-usdhc
48 - const: fsl,imx7d-usdhc
49 - const: fsl,imx6sl-usdhc
52 - fsl,imx8mq-usdhc
53 - const: fsl,imx7d-usdhc
56 - fsl,imx8mn-usdhc
57 - fsl,imx8mp-usdhc
58 - fsl,imx8ulp-usdhc
59 - fsl,imx93-usdhc
60 - fsl,imx95-usdhc
61 - const: fsl,imx8mm-usdhc
64 - fsl,imx8dxl-usdhc
65 - fsl,imx8qm-usdhc
66 - const: fsl,imx8qxp-usdhc
69 - fsl,imx8mm-usdhc
70 - fsl,imx8mn-usdhc
71 - fsl,imx8mp-usdhc
72 - fsl,imx8qm-usdhc
73 - fsl,imx8qxp-usdhc
74 - const: fsl,imx7d-usdhc
78 - fsl,imx8mn-usdhc
79 - fsl,imx8mp-usdhc
80 - const: fsl,imx8mm-usdhc
81 - const: fsl,imx7d-usdhc
85 - fsl,imx8dxl-usdhc
86 - fsl,imx8qm-usdhc
87 - const: fsl,imx8qxp-usdhc
88 - const: fsl,imx7d-usdhc
92 - fsl,imxrt1170-usdhc
93 - const: fsl,imxrt1050-usdhc
95 - const: nxp,s32g3-usdhc
96 - const: nxp,s32g2-usdhc
115 because the signal path is too long on the board. Please refer to eSDHC/uSDHC
142 The uSDHC use one delay cell as default increasing step to do tuning process.